Allegro制作4层PCBA板的练习-非接触式传感器
(2013-05-29 10:03:12)
首先根据参考资料“脑电波检测电路”绘制非接触式传感器的线路如下。
BOT面
步骤一:创建封装
除了标准的0402封装的电阻电容以及标准的SOP-8封装的LMP7702,我们需要建立的封装还有4PIN的连接器CON4_146X50。Active触点(18个小触点,1个大触点(该触点在做PAD时添加对绿油的覆盖)),另外关于板边的shileld
PAD建立完毕,开始创建封装
打开Allegro16.3,File-New,选择Package symbol.
加载pad, Layout-Pins,在Options控制面板中选择需要的PAD,如果不希望出现PIN Name,可以选择右侧的Mechanical.
加载编号,Layout-Lables-RefDes,在Options控制面板中的Active Class and Subclass中分别选择Ref Des / Assembly_Top,并将该装配编号放到合适位置。再次执行Layout-Lables-RefDes,在Options控制面板中的Active Class and Subclass中分别选择Ref Des / SilkScreen_Top,并将该丝印编号放到合适位置。
设置零件范围和限高,Setup-Areas-Package Boundary(设置范围完毕,可再设置限高Package Height)
保存零件,分别执行File-Create Symbol..., File-Create Device...,
这样,零件便创建完毕。
步骤二:加载网络表及板框
在Allegro中導入Netlist
File-Inport-Logic... (作用:用來指定所建封裝間的邏輯連接關系; 確保焊盤,過孔的層數與板層相同; 確保封裝引腳與元件引腳相對應) 對話框中的Import logic type選Design entry CIS 注: 成功導入后方可導入零件
另外一种方式是通过other的方式生成netlist,并在Allegro中通过other導入Netlist
ORCAD,在Formatters中选择oralgorex.dll,(默认为oraccel.dll),点确定即可生成对应的netlist文档。(注意路径)
在Allegro中通过other導入Netlist
File-Inport-Logic,用other方式生成的netlist必须在allegro中Import Logic界面的other选项。
在import netlist中选择通过ORCAD的other所生成的netlist
注:同方法一样,若要导入orcad的page等属性,以便按页摆放,必须选择Creat user-defined propeties
加载板框
方法一:直接绘制板框
本案例是直接绘制,如绘制圆形板框,Add-circle,在Options面板中的Active Class and Subclass分别设置为
Board Geometry / Outline.
方法二:加载dxf文件为板框
File-Import-DXF...
导入PCB外框前先在Allegro中設置相關圖層與CAD所建圖層一一對應。
在Allegro中设置单位:Setup/Drawing Size, 在user units中设置单位为mm或mil
在Allegro中建立subclass: Setup/subclasses, 在Board Geometry的new subclass中建立OUTLINE, TOP,BOTTOM等圖層,以便與CAD所建圖層一一對應。此處建立的圖層可方便對零件位置的控制和切換。
導入.dxf檔邊框: File-Import-DXF, 單位應一致, Edit/View layers中使Allegro與CAD中板層相對應
注:若要在原MCO的基礎上增加新的,需勾選“Incremental addition”. 若新舊MCO中心位置不對,可通過MOVE命令移動。
Shape/Compose shape
如将outline0125复合成板框outline, 可点选Shape/Compose shape后,框选outline0125板框,再在active class中选board geometry, add shape to subclass中选outline, OK即可
(注:如有多个OUTLINE,需将各个板的板边设置为闭合的shape线条)
1.
2. 选择shape/compose shape ,框选闭合线条。将这些闭合的单一线条转化为shape
3. 闭合后产生铜箔, 将Active class设置为Board Geometry, 将Add shape to subclass设置为outline,如图所示铜箔消失,产生一个我们所需的shape线条(高亮显示)。 右键Done完成即可。
4. 此时通过show element (i)可显示该shape 信息
也可通过Edit/Z-Copy 复制, 在copy to class/ subclass中选择board geometry及outline后,框选outline0125板框即可
步骤三:加载零件
设置封装库路径
1.导入零件前首先确认已建好该项目的封装库,
2.再在Allegro中设置封装库路径 Setup-User Preferences (paths中Library中的devpath,padpath, psmpath)
(Allegro15.5为config_paths中的devpath; design_paths中的padpath, psmpath)
注:点Expand, 删掉其它路径.
3.确保原理图中的封装定义与封装库中的封装定义一致, 若不一致则在place零件时会弹出错误,可点viewlog…查找错误并修正。
导入零件
导入结构零件(包括光学定位点)
需在placement list中选择mechanical symbols (同时advanced settings中须勾选library)
导入符号零件
需在placement list中选择Format symbols , 可根据需要选择asize或bsize (同时advanced settings中须勾选library)
导入电气特性零件
需在placement list中选择component by refdes, (若重复调用,需在advanced settings中须勾选library)
Place-QuickPlace(常用) 或Place-Manually(逐个导入)
导入零件-- Place-QuickPlace(常用)
元件的对齐
1.设置工作状态为Placement Edit(右键选择Application Mode-Placement Edit)
2.选中要对齐的元件,并在其中的某个对象上右键,选择align comp...
3.对齐
元件的镜像: Edit-Mirror,选中需要镜像的零件即可。
步骤四:叠层及其过孔的设置
本案例所采用的为4层板且带有盲埋孔。
设置叠层:Setup-Cross-Section...,在Subclass Name中点右键新增层数。
完成后,再在Setup->Constraints ->Constraint Manager->Physical->all layers->vias里添加B/B Via即可。
在setup中定义所需的过孔(包括盲埋孔)完毕,再打开Setup-constraints-constraints manager…-
点击约束管理器中Physical中的All layers, 点击蓝色部分即可进入Edit Via List对话框
双击左边列表中所定义的vias,即可将其加入右边的Via list列表中, 加载完毕,OK退出。
在走线的过程中即可看到所加入的过孔,此时我们可以自由切换过孔并走线。
步骤五:布局
按照走线最短和零件集中的原则进行布局,另外将4P连接器放置偏远点,其它零件集中以加屏蔽盖。
步骤六:布线
走线集中在TOP层,BOT层不允许有走线。只有一个仅有的过孔(通孔)连到TOP层。
另外4P连接器到屏蔽盖内零件的走线通过TOP到第二层的埋孔来连接。
步骤七:铺铜
铺铜前我们先将铜箔与焊盘相同网络间的连接状态进行设置。
将ROUTE KEEPIN与板边的电气距离设为20mil。
EDIT/Z-COPY,在copy to Class/subclass中分别设为Route keepin和all, 选择contract, offset设为20mil
Shape-Global Dynamic Params...,
在Void controls栏目中设置Artwork format为Gerber RS274X, Create pin voids中选择In-line,焊盘间的间距为1.5~1.8mm(60~70mil). 这样两近距离焊盘间的铜箔将被清除掉,如两电阻间的。
在Thermal relief connects栏目中设置所铺铜箔与同网络的Thru pins,SMD pin间的连接形状,如图为十字型。
对各层分别铺铜
若对TOP层铺铜,Shape-Rectangular,在Options面板中的Actibe Class and Subclass中分别选择Etch / Bottom,
最后框选整个outline即可。
删除孤铜:Shape-Delete Islands
步骤八:生成钻孔文件和光绘文件
(a)TOP:
BOARD GEOMETRY/OUTLINE
VIA CLASS/TOP
PIN/TOP
ETCH/TOP
(b) GND:
BOARD GEOMETRY/OUTLINE
VIA CLASS/GND
PIN/GND
ETCH/GND
(c) INTERNAL1:
BOARD GEOMETRY/OUTLINE
VIA CLASS/INTERNAL1
PIN/INTERNAL1
ETCH/INTERNAL1
(d) INTERNAL2:
BOARD GEOMETRY/OUTLINE
VIA CLASS/INTERNAL2
PIN/INTERNAL2
ETCH/INTERNAL2
(e)VCC:
BOARD GEOMETRY/OUTLINE
VIA CLASS/VCC
PIN/VCC
ETCH/VCC
(f)BOTTOM:
BOARD GEOMETRY/OUTLINE
VIA CLASS/BOTTOM PACKAGE
PIN/BOTTOM BOARD
ETCH/BOTTOM BOARD
(g) SILKSCREEN_TOP: (丝印层)
REF DES/SILKSCREEN_TOP
PACKAGE GEOMETRY/SILKSCREEN_TOP
BOARD GEOMETRY/SILKSCREEN_TOP
BOARD GEOMETRY/OUTLINE
(h) SILKSCREEN_BOTTOM:
REF DES/SILKSCREEN_BOTTOM
PACKAGE GEOMETRY/SILKSCREEN_BOTTOM
BOARD GEOMETRY/SILKSCREEN_BOTTOM
BOARD GEOMETRY/OUTLINE
(i)SOLDERMASK_TOP:(阻焊层,PCB不上绿油,即露出铜皮的部分)
VIA CLASS/SOLDERMASK_TOP
PIN/ SOLDERMASK_TOP
PACKAGE GEOMETRY/ SOLDERMASK_TOP
BOARD GEOMETRY/ SOLDERMASK_TOP
BOARD GEOMETRY/OUTLINE
(j)SOLDERMASK_BOTTOM:
VIA CLASS/SOLDERMASK_BOTTOM
PIN/SOLDERMASK_BOTTOM
PACKAGE GEOMETRY/SOLDERMASK_BOTTOM
BOARD GEOMETRY/SOLDERMASK_BOTTOM
BOARD GEOMETRY/OUTLINE
(k)PASTEMASK_TOP:(for SMT) (钢网层,SMD元件表面贴装时要根据这一层涂锡膏)
VIA CLASS/ PASTEMASK _TOP
PIN/ PASTEMASK _TOP
PACKAGE GEOMETRY/ PASTEMASK _TOP
BOARD GEOMETRY/OUTLINE
(l) PASTEMASK _BOTTOM:
VIA CLASS/ PASTEMASK _BOTTOM
PIN/ PASTEMASK _BOTTOM
PACKAGE GEOMETRY/ PASTEMASK _BOTTOM
BOARD GEOMETRY/OUTLINE
(m)DRILL: 鉆孔層
manufacturing/ncdrill_legend (可不选)
manufacturing/ncdrill_figure(可不选)
MANUFACTURING/NCLEGEND-1-2
MANUFACTURING/NCLEGEND-1-4
BOARD GEOMETRY/OUTLINE
向板厂提供的具体文件
1. 输出的所有层面的.art 文件
2. 输出的.drl文件(板子上有钻孔时需要)
3. 输出的.rou文件(板子上有椭圆孔或矩形孔时需要)
4.3个参数文件(art_aper, art_param, nc_param)
其中pastemask_top.art
相关资源:
脑电波检测电路:http://www.isn.ucsd.edu/pubs/wh2010.pdf
非接触式EEG和ECG传感器:http://wenku.baidu.com/view/7de5a21102020740be1e9bdd
Non-Contact Biopotential Sensors:http://www.freepatentsonline.com/20110043225.pdf