AD9361射频捷变收发器系列推荐

---

---

AD9361射频捷变收发器系列推荐

AD9361

图 1 AD9361结构框图

优势与特点

• 集成12位DAC和ADC的RF 2 × 2收发器
• TX频段：47 MHz至6.0 GHz
• RX频段：70 MHz至6.0 GHz
• 支持TDD和FDD操作
• 可调谐通道带宽：<200 kHz至56 MHz
• 双通道接收器：6路差分或12路单端输入
• 出色的接收器灵敏度，噪声系数为2 dB (800 MHz LO)
• RX增益控制
• 实时监控和控制信号用于手动增益
• 独立的自动增益控制
• 双发射器：4路差分输出
• 高线性度宽带发射器
• TX EVM：≤−40 dB
• TX噪声：≤−157 dBm/Hz本底噪声
• TX监控器：动态范围≥66 dB，精度=1 dB
• 集成式小数N分频频率合成器
• 2.4 Hz最大本振(LO)步长
• 多器件同步
• CMOS/LVDS数字接口

产品详情

  AD9361是一款面向3G和4G基站应用的高性能、高集成度的射频(RF)Agile Transceiver™捷变收发器。该器件的可编程性和宽带能力使其成为多种收发器应用的理想选择。该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口，从而简化设计导入。AD9361接收器LO工作频率范围为70 MHz至6.0 GHz，发射器LO工作频率范围为47 MHz至6.0 GHz，涵盖大部分特许执照和免执照频段，支持的通道带宽范围为200 kHz以下至56 MHz。

  两个独立的直接变频接收器拥有首屈一指的噪声系数和线性度。每个接收(RX)子系统都拥有独立的自动增益控制(AGC)、直流失调校正、正交校正和数字滤波功能，从而消除了在数字基带中提供这些功能的必要性。The AD9361还拥有灵活的手动增益模式，支持外部控制。每个通道搭载两个高动态范围模数转换器(ADC)，先将收到的I信号和Q信号进行数字化处理，然后将其传过可配置抽取滤波器和128抽头有限脉冲响应(FIR)滤波器，结果以相应的采样率生成12位输出信号。

  发射器采用直接变频架构，可实现较高的调制精度和超低的噪声。这种发射器设计带来了行业最佳的TX误差矢量幅度(EVM)，数值不到−40 dB，可为外部功率放大器(PA)的选择留出可观的系统裕量。板载发射(TX)功率监控器可以用作功率检测器，从而实现高度精确的TX功率测量。

  完全集成的锁相环(PLL)可针对所有接收和发射通道提供低功耗的小数N分频频率合成。设计中集成了频分双工(FDD)系统需要的通道隔离。还集成了所有VCO和环路滤波器器件。AD9361的心核可以直接用1.3 V稳压器供电。IC通过一个标准四线式串行端口和四个实时输入/输出控制引脚进行控制。全面的省电模式可将正常使用情况下的功耗降至最低。AD9361采用10 mm × 10 mm、144引脚芯片级球栅阵列封装(CSP_BGA)。

应用

1. 点对点通信系统
2. 毫微微蜂窝/微微蜂窝/微蜂窝基站
3. 通用无线电系统

ADRV9010

图 2 ADRV9010结构框图

优势与特点

• 4 个差分变送器
• 4 个差分接收器
• 2 个观察接收器，各带 2 个输入
• 中心频率
  650 MHz 至 3800 MHz (ADRV9010BBCZ)
  650 MHz 至 6000 MHz (ADRV9010BBCZ-A)
• 最大接收器带宽：200 MHz
• 最大变送器带宽：200 MHz
• 最大变送器合成带宽：450 MHz
• 最大观察接收器带宽：450 MHz
• 完全集成的独立小数 N 射频频率合成器
• 完全集成的时钟频率合成器
• 适用于所有本地振荡器和基带时钟的多芯片相位同步JESD204B/JESD204C 数字接口

产品详情

  ADRV9010是一款高度集成的射频(RF)捷变收发器，提供四个独立控制的发射器、用于监测每个发射器通道的专用观测接收器输入、四个独立控制的接收器、集成式频率合成器和数字信号处理功能，形成了完整的收发器解决方案。该器件提供蜂窝基础设施应用所需的较高无线电性能和低功耗，例如基于TDD的小型蜂窝基站无线电，宏3G/4G/5G TDD系统和基于TDD的大规模多入/多出(MIMO)基站。ADRV9010BBCZ工作频率范围为650 MHz至3800 MHz，涵盖大部分特许执照和免执照蜂窝频段。ADRV9010BBCZ-A的工作频率范围为650 MHz至6000 MHz。

  接收器子系统由四个独立的宽带宽、直接变频接收器组成，具有出色的动态范围。四个独立的发射器采用创新的直接变频调制器，可实现高调制精度和极低噪声。ADRV9010器件还包括两个宽带宽时间共享观测路径接收器，每个接收器具有两路输入，用于监测发射器输出。

  完整的收发器子系统包括自动和手动衰减控制、直流失调校正、正交误差校正(QEC)和数字滤波功能，因此数字基带中不再需要这些功能。它还集成了其他辅助功能，例如模数转换器(ADC)、数模转换器(DAC)，以及用于提供各种数字控制选项的通用输入/输出(GPIO)。

  为了实现较高的RF性能水平，该收发器包含五个完全集成的锁相环(PLL)。两个PLL为发射器和接收器信号路径提供高性能、低功耗的小数N分频RF频率合成。还有一个完全集成的PLL，支持观测接收器的独立本振(LO)模式。另一个PLL生成转换器和数字电路所需的时钟，第五个PLL则为串行数据接口提供时钟。多芯片同步机制可在多个ADRV9010芯片之间同步所有LO相位和基带时钟。该器件集成了所有压控振荡器(VCO)和环路滤波器元件，并可通过数字控制接口进行调整。

  串行数据接口包括八个串行器通道和八个解串器通道。该接口支持JESD204B和JESD204C标准，能以高达16.22016 Gbps的数据速率运行。该接口还支持针对更低带宽的交错模式，从而将高速数据接口通道数降至1。它还支持固定和浮点两种数据格式。浮点格式使内部自动增益控制(AGC)对解调器器件不可见。

  ADRV9010可以直接由1.0 V、1.3 V和1.8 V稳压器供电，并通过一个标准串行外设接口(SPI)进行控制。全面的节电模式可将正常使用情况下的功耗降至最低。ADRV9010采用14 mm × 14 mm、289引脚芯片级球栅阵列(CSP_BGA)封装。

应用

1. 3G/4G/5G TDD宏蜂窝和小型蜂窝基站
2. 用于先进的LTE和5G的TDD有源天线系统

以上内容来自于ADI官网芯片介绍网页