Xilinx HLS 学习笔记4（总结与案例分析）

最新推荐文章于 2023-10-14 22:56:11 发布
最新推荐文章于 2023-10-14 22:56:11 发布
阅读量488 收藏 1
点赞数
分类专栏： FPGA 文章标签： HLS FPGA 优化器 pipeline unroll
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u014798590/article/details/121371606
版权
本文是Xilinx HLS学习笔记的第四部分，主要总结了如何改善吞吐率和面积，通过案例分析展示了pipeline和unroll优化器的应用。在未优化的循环上应用pipeline和unroll，通过调整interval提升并行度。同时，解释了关键指标Latency和interval的概念，指导优化策略。
摘要由CSDN通过智能技术生成

可参考ug902进行学习

1、知识点总结

1.1、改善吞吐率

提高并行度实现
在这里插入图片描述
pipeline 作用于函数和循环的区别
在这里插入图片描述
在这里插入图片描述

2、改善面积

在这里插入图片描述

3、案例分析

在这里插入图片描述
未优化前
在这里插入图片描述
对循环采用pipeline和unroll进行优化

最低0.47元/天 解锁文章
XS30
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
XILINX HLS设计方法及教程合集
01-10
XILINX HLS设计方法及教程合集
Vivado HLS常用优化命令介绍
louvinci的博客
02-22 2487
HLS 简介 Xilinx Vivado HLS工具可以将用户使用C++编写的逻辑自动转化为硬件语言（如Verilog或VHDL语言）编写的RTL级硬件逻辑，目的是为了让软件工程师将算法快速部署在FPGA上。但是目前，使用者在没有硬件基础的情况下仍难通过该工具将算法高效地部署。此过程中，用于制导的pragma优化命令的使用对最终RTL代码生成影响很大，有关各种优...
基于PYNQ实现LeNet（4）HLS约束及优化
m0_56090952的博客
03-24 632
使用PIPELINE和UNROLL并行计算后，工程所消耗的周期会大大降低，而工程所消耗的资源量会提高，这就要求我们在资源和时间中取得平衡，在使用这些优化过程中，对代码也有一定要求，有些代码添加优化后并不能得到想要的结果，甚至与没有添加优化的代码综合结果一样，这就需要改写代码或者使用其他优化方法。接下来是接口相关的约束，数据和模块的INTERFACE。还有数据的读取接口，选择m_axi，depth是数据的个数，port是数据，offest设置为slave，bundle为接口名称可自行设置。
Xilinx HLS基础介绍（一）——HLS概念以及接口管理
weixin_37620587的博客
10-15 3153
HLS开发基础
FPGA 入门 —— HLS 入门
ppqppl的博客
05-13 1621
FPGA 入门 —— HLS 本片文章主要介绍 Xilinx 的 HLS HLS 简介 Vivado HLS 是 Xilinx 公司 2010 年收购 AutoESL 以后重新打造的高层次综合工具，它可以让用户通过添加适当的 directives(制导语句) 和 constrains(约束), 将其 C/C++/System C 代码直接转换成 FPGA RTL( Verilog, VHDL, ...
XILINX官方HLS视频课程学习总结 .pdf
03-12
### XILINX官方HLS视频课程学习总结 #### 一、从软件工程师的角度看FPGA架构 FPGA（Field Programmable Gate Array），即现场可编程门阵列，是一种半导体设备，具有高度灵活性，能够根据具体应用需求进行硬件级别...
xilinx hls设计方法实例
01-10
### Xilinx HLS 设计方法实例解析 #### 概述与背景 Xilinx HLS（High-Level Synthesis）是一种高级综合工具，旨在通过提供关键领域的抽象来提高协议处理设计中的生产力。这种提升不仅简化了设计过程，同时也降低了...
Xilinx HLS Bluebook 超清带书签PDF版
01-09
《Xilinx HLS Bluebook》是一本专为Xilinx Vivado高层次综合（High-Level Synthesis，简称HLS）工具设计的学习指南。这本书详细阐述了如何利用HLS技术将高级编程语言如C、C++或OpenCL转化为高效且优化的FPGA硬件实现...
XILINX VITIS HLS 2021.2例程
05-31
Xilinx Vitis HLS 2021.2是一款高级综合工具，用于将C，C++或OpenCL软件代码转换为可部署在Xilinx FPGA（现场可编程门阵列）上的硬件描述语言（HDL）实现。这个工具允许设计者利用高级编程语言的便利性和FPGA的并行...
Xilinx_HLS开发——FPGA学习笔记＜?＞
最新发布
qq_32971095的博客
10-14 1039
FPGA 设计过程中的不同抽象层级:其中最底层的抽象（结构性的）涉及到对底层硬件单元直接的例化，比如逻辑门，甚至是更 底层的 LUT 或者触发器。设计者更常用的是在“寄存器传输级（Register Transfer Level，RTL）”进行设计， 这个层级的抽象隐藏了底层的细节，是在描述寄存器和寄存器之间可执行的操作。更上层的“行为性的” 描述是对电路的算法描述，也就是描述电路表现出什么样的功能（行为），而不是描述每个寄存器该如何进行操作。
xilinx Vivado HLS技术用户手册
07-22
Vivado® 高层次综合（HLS）在所有 Vivado HLx 版本中以免费升级形式提供，可以实现直接使用 C，C++ 以及 System C 语言规范对赛灵思可编程器FPGA件进行编程，无需手动创建 RTL，从而可加速 IP 创建。本文档为其官方用户手册。
Xilinx Vivado HLS license
10-06
vivado 2014.2 license. 主要包含了Vivado HLS的永久license
Xilinx HLS流程步骤总结
tetefort的博客
02-08 1836
@[TOC]高层次综合HLS流程步骤总结 第一次写文，总结一下一年多以来在HLS写IP核的流程，太多坑，太多细节需要注意，软件本身也有很多BUG，然而教学视频并不会讲，都是自己把坑一个个填上。。。 目前使用的是Vivado 2019.1和2019.2版本，编程语言是C，使用目的是生成IP核。(如果要在system generator里使用的，最后的步骤可以忽略。) HLS总共分为四个阶段： C仿真 优化综合 (先优化后综合） C/RTL联合仿真 生成IP核 在Vivado HLS的软件界面上，每个阶段
Xilinx Vitis HLS教程1--Vitis HLS概述[02/12]
B10030607的博客
08-12 4855
Xilinx Vitis HLS教程[02/10]1.2 Vitis HLS简介总结 1.2 Vitis HLS简介 总结 提示：这里对文章进行总结： 例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。 ...
xilinx hls实现sobel检测
qq_40268672的博客
12-05 1087
hls实现sobel边缘检测
跟Xilinx SAE 学HLS系列视频讲座笔记（1）——基础
安静到无声
09-30 1147
第一讲 HLS高层次语言开发，高层次语言可以提高生产力，（时序和并行性） 时序设计比较困难，并行性实际是vhdl的硬件语言，我们采用c或者c+z主要关心的是算法，对于软件工程师可以提高性能，我们可以通过fpga实现，可以提高性能，改善功能，在c或者c+在这个层面进行开发。 我们做好c和c++算法之后，也还需要有一个测试文本（用c或c++）用于验证。符合我们期望的要求。所以hls生成的hdl的代码，不是让我们看懂的，也不是让我们看的(可读行不高)。所以我们主要是对c或者c++进行优化。vivado将c–&gt
Xilinx HLS基础介绍（二）—— AXI4接口类型定义
weixin_37620587的博客
10-30 2858
AXI4接口的类型以及定义
使用Vivado HLS进行图像处理的一些个人总结
qq_44728494的博客
09-05 3499
本人本科毕业设计是使用Xilinx公司的HLS对图像进行处理，在学习HLS和进行毕业设计途中发现，关于HLS的中文资料相对来说较少，所以准备对我使用途中的一些心得进行整理记录，希望可以帮助到一些人。本人对于这方面也是一个小白，如果一下内容有误，希望能评论进行指出，我会学习并对本篇内容进行更改，不胜感激。
Xilinx-HLS-学习笔记（8）：高层次综合HLS简介
qq_42826337的博客
06-10 4392
Xilinx-HLS-学习笔记（8）：高层次综合HLS简介 在RTL里，设计师不需要考虑怎么构造一个寄存器或怎样安置这些寄存器，而只需要考虑这些寄存器在设计中起到怎样的作用。EDA工具可以先把RTL转化成数电模型，再由模型转换成一个设备上的具体电路实施方案。所谓"方案"其实就是编译出的文件，这些文件可以用于规定某个自定义设备，也可以用于编程一些现有的设备，比如FPGA。 HLS则是在这基础上更高层...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值