关注
分享
文章平均质量分 84
研究了数字ASIC芯片设计中的逻辑综合理论、静态时序分析理论、电源网络分析和设计理论、时钟树的设计与综合理论、布局布线理论等关键技术。
Paul安
行到水穷处，坐看云起时。快速联系，微博地址：https://weibo.com/uiojhi
展开
-
Design Compiler —— Design Compliler中常用到的命令（示例）总结（十三）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 本文将描述在Design Compliler中常用到的命令，这些命令按照流程的顺序进行嵌套讲解，主要是列举例子；大概的讲解布局如下所示： 大概有11个部分，下转载 2022-01-01 00:00:00 · 5419 阅读 · 0 评论 -
Design Compiler —— 综合后处理（十二）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 概述 前面也讲了一些综合后的需要进行的一些工作，这里就集中讲一下DC完成综合了，产生了一些文件，我们就要查看它生成的网表和信息，下面就来介绍DC综合完成之后要进行哪些工作：转载 2021-12-31 20:00:00 · 2304 阅读 · 0 评论 -
Design Compiler —— 其他的时序约束选项二（十一）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 前面介绍的设计都不算很复杂，都是使用时钟的默认行为作为电路的约束，都存在有路径给你约束，即信号的变化要在一个时钟周期内完成，并达到稳定值，以满足寄存器的建立和保持的要求。此外进行可测性设计(design for转载 2021-12-30 20:30:00 · 1806 阅读 · 0 评论 -
Design Compiler —— 其他的时序约束选项一（十）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 之前讲了基本的时序路径约束，现在我们来看一下其他的约束，然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型，但是可以通过实战来了解其他的约束。本文的具体内容是： ·多时钟同步转载 2021-12-30 18:45:00 · 1031 阅读 · 0 评论 -
Design Compiler —— 综合后的形式验证（九）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 这里来讲一下formality的使用，貌似跟tcl和DC没有很强的联系；然而说没有联系，也是不正确的。在综合完成之后，可以进行形式验证。此外这里不是专门讲解formality的使用的，因此只会简单地实践一下转载 2021-12-30 18:15:00 · 439 阅读 · 0 评论 -
Design Compiler —— DC的逻辑综合与优化（八）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 对进行时序路径、工作环境、设计规则等进行约束完成之后，DC就可以进行综合、优化时序了，DC的优化步骤将在下面进行讲解。然而，当普通模式下不能进行优化的，就需要我们进行编写脚本来改进DC的优化来达到时序要求。转载 2021-12-29 22:30:00 · 4729 阅读 · 0 评论 -
Design Compiler —— 环境、设计规则和面积约束（七）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 本文的主要内容是讲解(约束针对的是逻辑转载 2021-12-29 22:00:00 · 2994 阅读 · 0 评论 -
Design Compiler —— 基本的时序路径约束 （六）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 时序约束可以很复杂，这里我们先介绍基本的时序路径约束，复杂的时序约束我们将在后面进行介绍。 在本节的主要内容如下所示： ·时序路径和关键路径的介绍 ·建立时间、保持时间简述转载 2021-12-29 17:14:17 · 1533 阅读 · 0 评论 -
Design Compiler —— 综合库（时序库）和DC的设计对象（五）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 前面一直说到综合库/工艺库这些东西，现在就来讲讲讲综合库里面有什么东西，同时也讲讲synopsys的Design Ware库。主要内容分为三个部分：标准单元库、DC的设计对象、Design Ware库。转载 2021-12-25 16:36:00 · 3139 阅读 · 0 评论 -
Design Compiler - DC启动环境的设置（四）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================主要内容有： ·启动环境的概述 ·路径变量的定义与解释 ·库的指定与解释（1）启动环境配置简述 我们按照前面的基本流程使用DC进行设置，但是这里主要使用的是脚本，因此不能一条一条命令进行演示其效果。在启动DC之前，首先要配置DC的启动环境，也就是那些库的设定。配置DC的启动环境主要是转载 2021-08-07 22:04:10 · 2449 阅读 · 0 评论 -
Design Compiler - DC综合的流程（三）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================1、基本流程概述首先给三个图，一个图是高层次设计的流程图： 下面是我对这张图的理解： ① 设计之前，准备好库、HDL代码的思想、约束生成；然后根据设计思想用 RTL 源码详细地、完整地为设计建立模型、定义设计中寄存器结构和数目、定义设计中的组合电路功能、定义设计中寄存转载 2021-08-07 00:10:29 · 2629 阅读 · 2 评论 -
Design Compiler - DC综合与Tcl语法结构概述（二）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================1、逻辑综合的概述synthesis = translation + logic optimization + gate mapping .DC工作流程主要分为这三步Translation ： 翻译，主要把描述RTL级的HDL语言，在约束下转换成DC内部的统一用门级描述的电路（Generic B转载 2021-08-06 23:43:59 · 1651 阅读 · 1 评论 -
Design Compiler - 相关知识储备（一）
转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================已经学习DC的使用有一段时间了，在学习期间，参考了一些书，写了一些总结。我也不把总结藏着掖着了，记录在博客园里面，一方面是记录自己的学习记录，另一方面是分享给大家，希望大家能够得到帮助。参考的书籍有很多，大概如下： 虞希清老师的《专用集成电路设计实用教程》 西电出版社的《数字IC系转载 2021-08-05 23:43:36 · 1024 阅读 · 0 评论 -
时序结果分析介绍-Design Compiler（六）
系列学习介绍DC相关知识，包括ASIC基本单元相关，DC指令工艺库脚本相关，后端综合实现相关等总结。本节包括DC综合生成的文件以及如何去分析Timing，内容有一些个人理解和各个论坛总结学习，有不同认识欢迎探讨，fighting。原创 2021-02-05 00:16:27 · 3674 阅读 · 0 评论 -
综合优化策略介绍-Design Compiler（五）
系列学习介绍DC相关知识，包括ASIC基本单元相关，DC指令工艺库脚本相关，后端综合实现相关等总结。本节包括DC综合时的一些优化策略，内容有一些个人理解和各地方论坛总结学习，有不同认识欢迎探讨，fighting。原创 2021-01-31 17:14:51 · 9896 阅读 · 4 评论 -
DRC设计规则设置介绍-Design Compiler（四）
系列学习介绍DC相关知识，包括ASIC基本单元相关，DC指令工艺库脚本相关，后端综合实现相关等总结。本节包括Design 设计规则相关约束，内容有一些个人理解和各地方论坛总结学习，有不同认识欢迎探讨，fighting。原创 2021-01-28 23:17:56 · 9169 阅读 · 0 评论 -
Timing Constraint介绍-Design Compiler（三）
系列学习介绍DC相关知识，包括ASIC基本单元相关，DC指令工艺库脚本相关，后端综合实现相关等总结。本节包括Timing constraint，内容有一些个人理解和各地方论坛总结学习，有不同认识欢迎探讨，fighting。原创 2021-01-28 22:23:02 · 4691 阅读 · 2 评论 -
DC基础知识介绍-Design Compiler（二）
系列学习介绍DC相关知识，包括ASIC基本单元相关，DC指令工艺库脚本相关，后端综合实现相关等总结。本节包括DC操作一些基本指令，内容有一些个人理解和各地方论坛总结学习，有不同认识欢迎探讨，fighting。原创 2021-01-24 19:23:05 · 7087 阅读 · 0 评论 -
基本知识储备概述-Design Compiler（一）
系列学习介绍DC相关知识，包括ASIC基本单元相关，DC指令工艺库脚本相关，后端综合实现相关等总结。本节包括锁存器，建立时间和保持时间，增强驱动能力的buffer介绍。原创 2021-01-23 12:59:51 · 2116 阅读 · 1 评论