Paul 安的博客

总结spyglass使用过程中出现的问题，总结使用步骤供参考，实践出真知，解决问题就是好方法。

spyglass使用过程中waiver warning及error过程中总会出现生效不成功的问题，总结使用步骤供参考，实践出真知，解决问题就是好方法。

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 本文将描述在Design Compliler中常用到的命令，这些命令按照流程的顺序进行嵌套讲解，主要是列举例子；大概的讲解布局如下所示： 　　　　 　　　　　　　　　　　　　　　　　　 大概有11个部分，下

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 概述 　　前面也讲了一些综合后的需要进行的一些工作，这里就集中讲一下DC完成综合了，产生了一些文件，我们就要查看它生成的网表和信息，下面就来介绍DC综合完成之后要进行哪些工作：  　　　　　　　　

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 前面介绍的设计都不算很复杂，都是使用时钟的默认行为作为电路的约束，都存在有路径给你约束，即信号的变化要在一个时钟周期内完成，并达到稳定值，以满足寄存器的建立和保持的要求。此外进行可测性设计(design for

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 　　之前讲了基本的时序路径约束，现在我们来看一下其他的约束，然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型，但是可以通过实战来了解其他的约束。本文的具体内容是： 　　　　·多时钟同步

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 　　这里来讲一下formality的使用，貌似跟tcl和DC没有很强的联系；然而说没有联系，也是不正确的。在综合完成之后，可以进行形式验证。此外这里不是专门讲解formality的使用的，因此只会简单地实践一下

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 　　对进行时序路径、工作环境、设计规则等进行约束完成之后，DC就可以进行综合、优化时序了，DC的优化步骤将在下面进行讲解。然而，当普通模式下不能进行优化的，就需要我们进行编写脚本来改进DC的优化来达到时序要求。

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner 本文的主要内容是讲解(约束针对的是逻辑

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 　　　　时序约束可以很复杂，这里我们先介绍基本的时序路径约束，复杂的时序约束我们将在后面进行介绍。 在本节的主要内容如下所示： 　　　　·时序路径和关键路径的介绍 　　　　·建立时间、保持时间简述 　　

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================ 　　前面一直说到综合库/工艺库这些东西，现在就来讲讲讲综合库里面有什么东西，同时也讲讲synopsys的Design Ware库。主要内容分为三个部分：标准单元库、DC的设计对象、Design Ware库。

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================主要内容有：　　·启动环境的概述　　·路径变量的定义与解释　　·库的指定与解释（1）启动环境配置简述　　我们按照前面的基本流程使用DC进行设置，但是这里主要使用的是脚本，因此不能一条一条命令进行演示其效果。在启动DC之前，首先要配置DC的启动环境，也就是那些库的设定。配置DC的启动环境主要是

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================1、基本流程概述首先给三个图，一个图是高层次设计的流程图：  下面是我对这张图的理解：　　① 设计之前，准备好库、HDL代码的思想、约束生成；然后根据设计思想用 RTL 源码详细地、完整地为设计建立模型、定义设计中寄存器结构和数目、定义设计中的组合电路功能、定义设计中寄存

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner============================================1、逻辑综合的概述synthesis = translation + logic optimization + gate mapping .DC工作流程主要分为这三步Translation ： 翻译，主要把描述RTL级的HDL语言，在约束下转换成DC内部的统一用门级描述的电路（Generic B

转载文章，来源出处 http://www.cnblogs.com/IClearner/  ，作者：IC_learner============================================已经学习DC的使用有一段时间了，在学习期间，参考了一些书，写了一些总结。我也不把总结藏着掖着了，记录在博客园里面，一方面是记录自己的学习记录，另一方面是分享给大家，希望大家能够得到帮助。参考的书籍有很多，大概如下：　　虞希清老师的《专用集成电路设计实用教程》　　西电出版社的《数字IC系

以图示主要介绍了锁存器、触发器和寄存器的基本概念；列出锁存器和触发器的不同点引出不同的应用场合；接着分析锁存器产生条件以及危害。

正则表达式可以应用各种语言在各个平台上完成复杂的文本匹配工作，学习《正则表达式必知必会》记录笔记，内容主要包括文本匹配、回溯引用、条件性求值和前后查找，更详细信息可以阅读原书籍。

接下来的算法学习内容主要根据《程序员必读经典（算法基础+计算机系统）》一书而写，作为读书笔记，感兴趣的可以见参考文档阅读书籍详细内容。

代码应当易于理解，理解代码，应当是能够改动、找出缺陷，并且明白它是如何与代码的其他部分交互的。容易理解的代码，往往会把它引向好的架构且容易测试。

主要介绍了封装与测试的一些概念。