Keil 逻辑分析 Logic Analyzer 窗口 realview mdk 逻辑分析 窗口 监视 IO 引脚状态

版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。
本文链接:https://blog.csdn.net/vbvcde/article/details/4408062

 Keil 逻辑分析 Logic Analyzer 窗口  realview mdk 逻辑分析 窗口 监视 IO 引脚状态

 

 

找了好久没找到怎么查看IO引脚的逻辑时序图,帮助里也没有介绍,最后还是让我找到了,哈哈

 

点菜单

VIEW->symbol window 如下图

 

 

展开 Simulation Registers (VTREG)  可以看到 2 的位置是 PORT ,这就是IO口了

 

想看 P0 口的3脚

 

在Logic Analyzer的 setup里输入 PORT.3

大功告成,哈哈

展开阅读全文

没有更多推荐了,返回首页