- 博客(8)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 数字电路基础知识(六) FPGA的逻辑实现——结构和原理
FPGA的逻辑实现 可编程技术FPGA的逻辑实现——结构和原理目前FPGA使用最广泛的逻辑实现方式是查找表的实现方式（LUT）。看网上的资料一大堆讲FPGA的逻辑实现的，讲的云里雾里。看完之后还不是很了解，于是自己买了本FPGA原理的书，总结一下FPGA的逻辑实现的原理和方法。...
2019-06-24 00:08:58
8102
5
原创 数字电路基础知识(五) 组合电路
数字电路基础知识(五) 组合电路组合电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关电路的描述方式：1）真值表描述方式知道电路的真值表，描述事用case语句逐条描述即可2）逻辑表达式描述方式写出电路的逻辑表达式，用卡洛图化简成最简逻辑，然后用数据流的方式描述。3）结构性描述方式使用块语句调用方式。4）抽象描述方式直接从电路的功能出发进行描述，但是注意并不是所有...
2019-06-15 10:28:24
1293
原创 数字电路基础知识(四) 加法器-半加器、全加器与超前进位加法器
数字电路基础知识(四) 加法器-半加器与全加器与超前进位加法器半加器+半加法和全加法是算术运算电路中的基本单元，它们是完成1位二进制相加的一种组合逻辑电路。
2019-06-14 23:12:37
54210
7
原创 FPGA基础入门篇(五) 八位全加器的实现，用时钟控制进位（触发器）
FPGA基础入门篇(六) 八位全加器的实现实现八位全加其实很简单，是组合逻辑电路，不必使用时钟。但本次按照如下的要求来实现要求：用D触发器控制进位，并且用一位全加器来设计八位全加器。
2019-06-12 16:46:57
5965
3
原创 数字电路基础知识(三) 复位设计-异步复位，同步释放
数字电路基础知识(二) 复位设计-异步复位，同步释放基本电路原理vivado软件用verilog实现异步复位，同步释放
2019-06-09 11:37:07
2872
原创 数字电路基础知识(二) 复位设计-亚稳态的产生与影响
数字电路基础知识(二) 复位设计-异步复位同步释放上一节介绍了基本的同步复位和异步复位的基本设计。两种方法各有优缺点，本节介绍一下触发器产生亚稳态的原因即亚稳态的影响和评估以及一些建议。建立时间与保持时间。
2019-06-07 23:27:28
1753
原创 数字电路基础知识(一) 复位设计-同步复位与异步复位
基于D触发器介绍复位设计思想。一、 同步复位同步复位，指的是同步复位信号就是复位信号只在所需时钟边沿到来时才有效，其他时刻则无效，一般复位信号持续时间大于一个时钟周期。verilog代码实现：module d_ff_1(input clk_i,rst_n_i,D,output Q_o );reg Q;//module d_ffalways@(posedge clk_i)...
2019-06-05 12:21:31
11795
4
原创 FPGA基础入门篇(四) 边沿检测电路
FPGA基础入门篇(四)——边沿检测电路边沿检测，就是检测输入信号，或者FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。在检测到所需要的边沿后产生一个高电平的脉冲。这在FPGA电路设计中相当的广泛。
2019-06-03 19:17:55
14845
5
AXI4中文翻译详细资料.zip
2020-12-10
Tsuprem2004.09.zip
2019-05-25
medici.zip
2019-05-25
MOSFET Modeling & BSIM3 User's Guide,英文版，程玉华，胡正明著
2018-12-19
verilog硬件描述语言
2018-12-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人