- 博客(2)
- 资源 (5)
- 收藏
- 关注
原创 Verilog HDL 中的UDP
Verilog HDL语言提供了一种扩展基元的方法,允许用户自己定义元件(User Defined Primitives,UDP)。通过UDP,可以把一块组合逻辑电路或者时序逻辑电路封装在一个UDP内,并把这个UDP作为一个基本的元件来使用。需要注意的是,UDP不能综合,只能用于仿真。一、UDP的定义与调用UDP定义的语法和模块定义类似,但由于UDP和模块同属于同级设计,因此,UDP定义不能出...
2020-02-22 15:34:23 1411
原创 Verilog基本语法——原语篇(Gate门)
Verilog中已有一些建立好的逻辑门和开关的模型。在所涉及的模块中,可通过实例引用这些门与开关模型,从而对模块进行结构化的描述。逻辑门:and (output,input,…)nand (output,input,…)or (output,input,…)nor (output,input,…)xor (output,input,…)xnor (output,input,…)缓冲...
2020-02-20 14:31:22 16575 1
AXI4中文翻译详细资料.zip
2020-12-10
Tsuprem2004.09.zip
2019-05-25
medici.zip
2019-05-25
MOSFET Modeling & BSIM3 User's Guide,英文版,程玉华,胡正明著
2018-12-19
verilog硬件描述语言
2018-12-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人