- 博客(25)
- 收藏
- 关注
RSS订阅原创 Happy 1024 Programmer’s Day
第二年参加CSCD的1024活动了， 清晰地记得去年今天也是个周末，和室友一起去了大悦城，每天也还算快乐。今年的天气冷的比以往早一些，面临着论文任务，求职压力，是有点疲惫了。相比去年，经历了实习、独居、论文投稿、考过六级，也没什么特别的，对于这一年给自己打80分，剩下20分是因为自己总是太容易相信别人，走了好多弯路；自己能力不够，也没有得到老师的认可；遇到问题还是不能自己解决。刚在B站看到有很多优秀的阿婆主，年轻有为，18岁可以200天完成一个机器人，华为天才少年独自一人完成小电脑、自动驾驶自行车、机械
2021-10-24 18:17:10
236
1
原创 AXI总线有哪几种？有什么区别？
总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。 接口是一种连接标准，又常常被称之为物理接口。 协议就是传输数据的规则。AXI 总线ZYNQ 有三种 AXI 总线：（A）AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大 256 轮的数据突发传输；（B）AXI4-Lite：（For simple, low-thro..
2021-07-28 11:38:12
1634
原创 FPGA时序分析：建立时间与保持时间（二）
保持时间对应数据结束时的时间。数据结束时间 = 数据实际到达时间 + Tcycle = Tclk1 + Tco + Tdata + Tcycle建立时间门限 Tsu：数据到来的时间起码要比上升沿到来的时间提早一个Tsu。保持时间门限Th：采样沿到来之后数据还需要最小的保持稳定的时间。保持时间余量 = 数据保持时间 - 要求结束时间Hold Slack = Tcycle + Tclk1 + Tco + Tdata - (Tcycle + Tclk2 + Th) = Tclk1 + Tco +T
2021-07-18 15:53:48
684
原创 FPGA时序分析：建立时间与保持时间（一）
采样沿到达数据开始的位置，称为建立时间。理想情况下，建立时间为一个时钟周期。采样沿到达数据结束的位置，称为保持时间。建立时间为整个时钟周期，采样沿和数据起始位置的差值，建立时间最大值，保持时间为0。采样沿和数据起始位置对齐，保持时间最大值，这种现象称为沿打沿。上升沿到达数据起始位置和上升沿到达数据结束位置，保持一个平衡的状态，使得建立时间和保持时间是一个平衡。如果建立时间越大，保持时间就越小，那么保持时间越大，建立时间就越小。数据实际到达时间Data arrival time = Tclk1
2021-07-18 14:47:54
1566
原创 DDR3 MIG核出现[DRC NSTD-1] Unspecified I/O Standard
对应Block Design的mig_7series_0里DDR3_dqs_n的位宽与.v文件里的不匹配。
2021-07-08 11:05:02
2553
原创 Airhdl生成寄存器导入vivado BD中报错
首先，在Airhdl生成寄存器后下载这两个文件：在vivado添加文件时报错：发现是user2reg的原因，找到位置，把这两注释掉：在其他编辑器里打开下载好的Yolo_v4_regs_pkg.vhd，把包含user2regs.xxx或regs2user.xxx后的端口信息复制到Yolo_v4_regs.vhd的port位置，注意还需要添加 in 和 out （根据需要选择输入输出端口在相应位置）。之后把Yolo_v4_reg...
2021-06-30 11:04:16
261
转载 深度学习网络图画图工具
1 NN-SVG这个工具可以非常方便的画出各种类型的图，是下面这位小哥哥开发的，来自于麻省理工学院弗兰克尔生物工程实验室, 该实验室开发可视化和机器学习工具用于分析生物数据。github地址：https://github.com/zfrenchee画图工具体验地址：http://alexlenail.me/NN-SVG/可以绘制的图包括以节点形式展示的FCNN style，这个特别适合传统的全连接神经网络的绘制。以平铺网络结构展示的LeNet style，用二维的方式，适合查看每一层featur
2021-05-11 10:12:03
1563
1
原创 labelImg2旋转标注框数据及制作
我是直接在网上搜，在这里下载下来的：https://github.com/zuoqing1988/labelImg2。下载完成后直接在pycharm里打开的，或者也可以选择cmd或者AnacondaPrompt 里找到相应的路径打开。直接运行python labelImg.py就可以打开这个界面：①：Open Dir打开图片所在的位置；②：选择标签文件要存放的位置；③：画一个水平的矩形框；④：画一个可以旋转的矩形框（先画好一个框之后，点击要旋转的框，再点“z”或者“v”就可以将框进行旋转了，遗憾的
2021-01-24 19:57:52
6484
9
原创 AXI4-Stream Interconnect模块的使用
显示AXI4-Stream互连核心框图。 在AXI4-Stream互连中，AXI4-Stream交换机核心路由从接口(SI)和主接口(MI)之间的通信。 在连接SI或MI到交换机的每一条路径上，一个可选的AXI4-Stream基础设施核心（耦合器）系列可以执行各种转换和缓冲功能。 两个耦合器包括：AXI4-流寄存器切片、AXI4-流数据FIFO、AXI4-流时钟转换器、AXI4-流数据宽度转换器和AXI4-流协议转换器。可以将AXI4-Stream互连核心配置为多达16个从接口(SI)和多达16个主接口.
2021-01-14 09:28:10
6603
原创 剪枝与量化
剪枝就是将训练好的「大模型」的不重要的通道删除掉，在几乎不影响准确率的条件下对网络进行加速。而量化就是将浮点数（高精度）表示的权重和偏置用低精度整数（常用的有int8）来近似表示。量化计算的验证：用一层3x3网络验证量化计算，步骤如下：提取网络参数，包括weight的value,zero_point,量化值和scale； 输入四张图片，将其转换成uint8 ； 进行卷积计算（定点） 然后再转换回浮点。一定要注意几个scale的作用：quan.scale和quan.zero_point是对.
2021-01-06 10:59:42
1890
原创 我的2020
今年，有幸接触到CSDN，并成为其中的一员，贡献自己微薄的力量。由于年初的这场灾难，让仅开学半年的研究生生活也暂时按下了暂停键，没有放弃的就是每天在家进行自己的课题研究（虽然也没有什么太大的进展5555）。六月很荣幸加入到了FPGA的大家庭，接触到了很多之前没有接触过的知识，比如pytorch，vivado，verilog代码，vitis，ZYNQ，PCIE，量化，剪枝等等卷积神经网络加速器的相关内容。这让我一个电气学院的工科女很无助，在从零到有这个过程中（或许还不算“有”，还在学习中…），经历了太多，也
2021-01-06 10:54:01
132
2
原创 AXI4-Stream Data Width Converter模块的使用
Data Width Converter模块的使用：Data Width Converter模块用来改变数据输入输出位宽大小，共写入256bit数据，读取32bit数据时从低位依次读出。上图为AXI4-Stream Data Width Converter的IP核参数配置，输入数据32bytes，输出4bytes。从仿真结果可以看出，s_axis_tvalid信号为高，当s_axis_tready拉高后，开始写入数据，同时m_axis_tvalid被拉高，当m_axis_tready与m_axis_t
2021-01-05 17:28:32
8459
原创 Ubuntu20.04安装vivado2018.2过程中卡在generating installed device list的解决办法
Ubuntu20.04安装vivado2018.2过程中卡在generating installed device list的解决办法欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用M
2021-01-03 17:59:11
9056
原创 AXI4-STREAM DATA FIFO
AXI4-STREAM DATA FIFO的学习第一次使用这个IP核，fifo配置图如下：（first in first out）vivado版本为2019.2Component Name：器件名字FIFO depth：FIFO的深度，可以在16到32768之间变化，具体情况视情况而定，但要是2的n次幂。Enable packet mode：使能包模式：此项设定需要TLAST信号被使能。FIFO的操作在包模式下被修改为存储传送的数据，直到TLAST信号被响应。当TLAST信号被响应或者FIFO满了
2020-10-27 09:38:20
3562
原创 量化总结
卷积神经网络量化一、为什么要量化？卷积神经由于参数量和计算量太大，无法在移动设备上部署。在深度神经网络模型应用中，量化是削减模型大小的一种常用方法。为什么要削减模型，是因为硬件平台的自身性能不理想，如计算力低，内存、电量消耗等限制，导致模型推断速度慢、功耗高。而定点运算指令比浮点运算指令在单位时间内能处理更多数据，同时，量化后的模型可以减少存储空间。当然，也可以将量化后的模型部署在高效的定制化计算平台上以达到更快的推断速度。二、量化的好处？1.而且正常卷积神网络是浮点32位的，我们可以量化成int8
2020-10-24 17:14:26
2775
原创 精简：卷积计算过程
卷积计算过程如下，假设有一个k×k×N的卷积核，通道数为N，将这个卷积核与输入图片H×H×N的每个通道对应位置相乘，再将所得的数相加，得到最后的输出结果。卷积层的计算过程如下图所示，为单通道的卷积过程。输入一张原始图像，中间是卷积核，图中显示的是卷积核的一次工作过程，计算方式就是将其对应位置的数据相乘然后相加：-8=0×4+0×0+0×0+0×0+1×0+1×0+0×0+1×0+2×(-4)对三个通道的输入图像进行卷积操作，卷积过程如下，整个计算过程和之前的单通道的卷积过程大同小异，可以将三通道的
2020-10-21 20:48:13
4848
原创 训练过程中出现not enough memory:you tried to allocate
我在训练yolo v3的模型时，出现了下图的错误。这应该是内存不够的问题！RuntimeError: [enforce fail at …\c10\core\CPUAllocator.cpp:72] data. DefauCPUAllocator:not enough memory:you tried to allocate 88604672 bytes.Buy new RAM!我是在家里自己电脑上运行的，用cpu训练本来就慢，训练了一天，内存溢出就给崩了，我的心态也崩了！稳住！不慌！网上没有找到解决
2020-07-24 20:34:37
47477
24
原创 module ‘torch’ has no attribute ‘xxx’ 问题
import torch出现错误：module ‘torch’ has no attribute 'from_numpy’刚接触torch，好不容易安装成功（pip install torch1.5.1+cpu torchvision0.6.1+cpu -f https://download.pytorch.org/whl/torch_stable.html），cpu版本，打开发现这样问题：module ‘torch’ has no attribute ‘from_numpy’心情很是糟糕，求助了淘
2020-07-02 13:35:14
36781
7
原创 Ubuntu下linux的pip安装
python2：sudo apt install python-pippython3：sudo apt install python3-venv python3-pip
2020-06-01 11:45:14
227
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人