![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
学习随记
文章平均质量分 56
芯芯邮寄员
芯片数字物理设计工程师,随缘更
展开
-
lib文件转化为db文件
使用方法,将所有lib文件,放在一个目录中。在lib所在路径打开dc工具(lc_shell),然后source lib2db.tcl即可。打开dc工具(lc_shell),使用lib2db.tcl的脚本把lib文件转换成db文件。目录可以是绝对也可以是相对路径,当然相对路径是相对你终端所在目录。原创 2024-05-31 17:14:52 · 332 阅读 · 1 评论 -
物理验证LVS学习随记
在跑lvs时,最想看到的就是上边这张笑脸了。LVS可以视为物理版图(GDS)和原理图(Schematic)的比对规则文件(LVS)完成的一致性比较。所以LVS的全称即是:Layout Versus Schematic。版图(Layout)是指:工具(Calibre)对二进制文件(GDS)进行到spice网表的转化。原理图(Schematic)是指:工具(v2lvs)将verilog进行spice的网表转化。规则文件(LVS):是对GDS的操作,以及LVS比对是的常规配置。原创 2024-01-12 18:28:00 · 1241 阅读 · 1 评论 -
学习随记(一)
数值越大,插入的cell越少;数值越小,插入的cell越多,会增大了芯片的面积,同时也带来更大的设计成本。就比如说一个驱动单元,就是因为它的fanout太多,驱动明显不够,这时我们换一个大点驱动的单元,就可以解决掉max_transition的问题。1.换用更大尺寸的标准器件作为驱动 ,原则上不会使用BUFF32以上的cell,因为EM的存在,buffer太大会导致电流太大(增加。3.当插入的buffer延迟远小于线延迟时,可以在时序路径上添加缓冲器或反向器以减小绕线延迟(缩短绕线长度)。原创 2023-12-29 14:23:50 · 632 阅读 · 1 评论