SimpleScalar 模拟器的体系结构框架

SimpleScalar 模拟器模拟的是一个超标量，5级流水的RISC体系结构的CPU模型，提供了从最简单到超标量乱序发射的不同的模拟程序。sim-outorder 是一个具有完整功能的模拟程序。在sim-outorder中使用了几乎所有的模拟资源，在阅读代码之前对模拟的体系结构和模拟资源充分的了解，能够大大提高下一步工作的效率。

SimpleScalar 中的虚拟的资源部件：
SimpleScalar模拟器采用的是执行模拟（对整个系统的模拟有若干种方法，这个也需要我以后慢慢整理，另外一个比较重要的系统模拟器是RSIM），所以在模拟器中要对大部分传统的RISC-CPU部件进行说明，诸如寄存器文件，存储系统（cache+mem），TLB，功能单元，保留站，再定序缓冲，分支预测部件，和5级流水线等。同时针对模拟的需要，在几乎所有硬件资源的软描述中都添加或简化了许多功能。建议在阅读的过程中首先对SimpleScalar模拟器乱序执行sim-outorder的执行流程有粗略的了解，千万不要求细求全。然后重点阅读模拟器中重要的数据结构，阅读的时候需要体系结构方面的背景知识