状态机分为moore型和mealy型两种。
差别在于前者的输出单纯由寄存的状态决定,后者的输出由输入和状态输出同时决定。
1.Moore 型
output=f(state)
nextstate=f(input,state)
图片截取网络
2.Mealy 型
output=f(input,state)
nextstate=f(input,state)
3.Synopsys推荐的RTL规范
module moore(clk,rst,a_i,b_o);
input clk,rst,a_i;
output b_o;
reg [1:0]state,nextstate;
parameter
Idle=2'b0;
Start=2'b01;
Stop=2'b10;
Clear=2'b11;
//---------------------------------------
//1.状态更替
always@(posedge clk)
if(!rst)
state<=0;
else
state<=nextstate;
//---------------------------------------
//2.产生下一状态
always@(state or a_i)
case(state)
Idle: if(a_i)
nextstate=Start;
else
nextstate=Idle;
Start: if(a_i)
nextstate=Stop;
else
nextstate=Start;
Stop: if(a_i)
nextstate=Clear;
else
nextstate=Stop;
Clear: if(a_i)
nextstate=Idle;
else
nextstate=Clear;
default:nextstate=2'b00;
endcase;
//---------------------------------------
//3.输出逻辑
always@(state or a_i) //a_i存在,所以为mealy型
if(!rst)
b_o=0;
else
if(state==Clear&&!a_i)
b_0=1;
else
b_i=0;
endmodule
来源夏宇闻verilog教程
4.特点
由状态机的示意图可知,Mealy FSM的输出会在输入变化后立即变化,不依赖于时钟的同步;而Moore FSM的输入变化后,必须等待下一个时钟周期状态发生变化时才能导致输出的变化。因此Moore机比Mealy机多一个等待时钟周期才会引起输出的变化。
因为Mealy机的输出不与时钟同步,当状态译码比较复杂时,易在输出端产生不可避免的竞争毛刺;而Moore机的输出与时钟保持同步,则在一定的程度上可以消除抖动,因此经常使用Moore机设计来提高系统的稳定性。