状态图 状态表

建立原始状态图和原始状态表

    原始状态图和原始状态表是对设计要求的最原始的抽象，是构造相应电路的依据。由于状态图比状态表更形象、灵活，一般先画状态图后作状态表。如果原始状态图不能正确地反映设计要求，则依此设计出来的电路必然是错误的。因此，建立正确的原始状态图和状态表是同步时序电路设计中最关键的一步。
    原始状态图的形成是建立在对设计要求充分理解的基础之上的，设计者必须对给定的问题进 行认真、全面地分析，弄清楚电路输出和输入的关系以及状态的转换关系。一般应考虑如下几个问题：

    一、确定电路模型

    同步时序电路有Mealy型和Moore型两种模型，具体将电路设计成哪种模型，有的问题已由设计要求规定，有的问题可由设计者选择。不同的模型对应的电路结构不同，设计者在选择时，应根据问题中的信号形式、电路所需器件的多少等综合考虑。

    二、设立初始状态

    时序逻辑电路在输入信号开始作用之前的状态称为初始状态。同一个电路用不同状态作为初始状态时，对相同输入序列所产生的状态响应序列和输出响应序列一般是不相同的。因此，在建立原始状态图时，应首先设立初始状态，然后从初始状态出发考虑在各种输入作用下的状态转移和输出响应。