数字逻辑-第五章同步时序逻辑电路

结构特征

• 电路有组合电路和存储电路组成，具有对过去输入进行记忆的功能；
• 电路中包含反馈回路，通过反馈使电路功能与“时序”相关；
• 电路的输出由电路当时的输入和状态（对过去记忆的结果）共同决定；

分类

• 按电路的工作方式分类，可分为同步时序逻辑电路和异步时序逻辑电路（有无统一的时钟脉冲信号）；
  ps:异步时序逻辑电路的存储电路由触发器或延时元件组成；
• 根据电路的输出是否与输入直接有关，可以分为Mealy型和Moore型两种不同模型的时序逻辑电路；
• 按照输入信号可以是脉冲信号，可以是电平信号可以分为脉冲型和电平型。

描述方法

• 逻辑函数表达式
  输出函数表达式、激励函数表达式、次态函数表达式

• 状态表
  

• 状态图

• 时间图（略）

电路分析

• 表格分析法的一般步骤
  1、根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式
  2、列出电路次态真值表。（根据输入和现态在各种取值下的激励函数值以及触发器的功能表，确定电路相应次态。它反映了电路在不同时刻不同状态输入下的状态转移的关系。）
  3、根据次态真值表和输出函数表达式，做出给定电路的状态图和状态表。
  4、拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。
• 代数分析法的一般步骤
  1、根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式
  2、把激励函数表达式代入触发器的次态方程，到导电路的次态方程组。
  3、根据次态方程组和输出函数表达式，做出给定电路图的状态图和状态表。
  4、拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。

电路设计

1、形成原始状态图和状态表（可能包含多于状态）
确定电路模型、设立初始状态、根据需要记忆的信息增加新的状态、确定各时刻的点的输出；
2、状态化简，求出最简状态表（简化电路结构）
等效状态，首先输出相同，其次次态相同、次态交错或各自为现态、次态循环或为等效对；
概念：等效类，最大等效类
利用隐含表进行状态化简
做隐含表、找等效对、求最大等效类、状态合并，作出最简状态表
3、状态编码，得出二进制状态表（过渡到与电路中的触发器的状态对应）
①次态相同，现态相邻②同一现态，次态相邻③输出相同，现态相邻
4、确定触发器数量和类型
5、求出激励函数和输出函数最简表达式
6、画出逻辑电路图