一文搞懂电子电路

1.1 分类

根据所处理的信号形式不同

1.1.1 模拟电子电路

1.1.1.1 介绍

数值的度量采用直流电压或电流的连续值，称为模拟量。

1.1.1.2 特点

数值由连续量来表示

1.1.2 数字电子电路

数值的度量采用数字量，通常为0和1。

1.1.2.1 特点

数值为离散量来表示

1.1.2.2 数字电路中的相关概念

• 自然界存在的二状态系统称为二进制系统，例如晶体管的导通与截止，机械开关的开启和闭合。
• 在数字系统中，这两种状态的组合称之为码，用来表示数字1和0的电平称为逻辑电平。
• 通常由高电平H代表1，低电平L代表0，二进制系统的两个数字1和0称为开关量，常称为比特。
• 输入高电压(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
• 输入低电压(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
• 输出高电压(Voh):保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
• 输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

1.1.2.3 门电路

1.1.2.3.1 TTL集成门电路

由双极型晶体管构成

1.1.2.3.1.1 特点

• 工作速度较高
• 功耗大，集成度不高。
• 应用于中小规模的集成电路。
• 不能进行线与操作。

1.1.2.3.1.2 电压范围

• 高电压：2-5v
• 低电压：0-0.8v
• 禁用区：0.8-2v

1.1.2.3.1.3 介绍

• TTL集成系列门电路主要由双极性晶体管构成，由于输入端和输出端均采用晶体三极管，所以称为晶体管-晶体管逻辑电路， 简称TTL电路，是应用较广泛的双极型数字集成电路。
• TTL门电路的输出电阻都很低，若把两个或两个以上TTL门电路的输出端直接并接在一起，当其中一个输出为高电平，另一个输出低电平时，就会在电源与地之间形成一个低阻串联通路（短路），产生的电流将超过门电路的最大允许值，可能导致门电路因功耗过大而损坏。所以不能进行线与。

1.1.2.3.1.4 反相器

• 相当于非门，输入为高电压时，输出为低电压，输入为低电压时，输出为高电压。

1.1.2.3.1.5 开路门

由于电路中输出管集电极开路，因此称为集电极开路门电路，简称OC（Open Collector）门。这种门电路正常工作时，需要在输出端和电源VCC直接外接上拉电阻RL。

1.1.2.3.1.6 三态门

• 介绍
  • 三态门是在普通门电路基础上附加控制电路构成的，简称TSL（Three-State Logic）门。
• 状态
  • TSL门的输出有逻辑高电平、逻辑低电平和高阻态三个状态。三态门电路也能实现“线与”功能。

1.1.2.3.1.7 线与

不同门电路输出端直接连接形成与功能的方式

1.1.2.3.2 CMOS集成门电路

由绝缘栅型场效应管构成，简称MOS管

1.1.2.3.2.1 特点

• 抗干扰能力强
• 功耗小
• 集成度高
• 适合大规模集成电路

1.1.2.3.2.2 电压范围

• 高电压：2-3.3v
• 低电压：0-0.8v
• 禁用区：0.8-2v

1.1.2.3.3 扇入系数

一个逻辑门电路所能允许的最多输入端个数称为扇入系数。一般门电路的扇入系数为1-5，最多不超过8

1.1.2.3.4 扇出系数

扇出系数也叫负载能力，一个逻辑门的输出端所能连接的下一级逻辑门输入端的节点个数称为该逻辑门的扇出系数。TTL一般门电路的扇出系数为8，驱动门的扇出系数可达25个。

1.1.2.4 开关器件

1.1.2.4.1 特点

• 开关器件应具有两种对立的工作状态，即接通和断开。
• 接通状态要求器件的电阻很小，近似于短路。
• 断开状态要求器件的电阻很大，近似于开路。

1.1.2.4.2 半导体二极管

1.1.2.4.2.1 特性

• 具有单向导电的特性，
• 加正向电压时导通，有很大正向电流，相当于开关的接通状态。
• 反向电压时截止，反向电流极小，相当于开关的断开状态。
• 存在电容效应，在电荷的建立和消散过程，需要一定的时间。

1.1.2.4.3 半导体三极管

三极管或晶体管

1.1.2.4.3.1 特性

• 具有放大、饱和、截止三个工作状态。
• 在数字电路中，三极管交替工作在饱和状态和截止状态。作为开关器件使用。
• 存在电容效应，在电荷的建立和消散过程，需要一定的时间。

1.1.2.4.3.2 NPN型

• 介绍
  • NPN型三极管，由三层半导体制成的。中间是一块P型半导体，两边各为一块N型半导体。从三块半导体上各自接出一根电极，分别叫做基极b、集电极c和发射极e。与三个电极各自连接的半导体对应地称为基区、集电区和发射区，三块半导体之间形成两个PN结，分别称为发射结和集电结。

1.1.2.4.3.3 PNP型

1.1.2.5 正负逻辑

在数字电路中，若高电平用逻辑1表示，低电平用逻辑0表示，称为正逻辑；若高电平用逻辑0表示，低电平用逻辑1表示，称为负逻辑。