AD21的学习

 由于在AD的学习过程中老是学了就忘，因此决定开始我的第一篇学习笔记。FKAD!

一个PCB的组成：原理图，原理图库，PCB图，PCB库。

目录

原理图

一.原理图库

二.原理图

PCB

一.PCB库

二.PCB图

一些操作

---

原理图

一.原理图库

原理图库的创建是第一步。

创建原理图库的方法有2，第一种是直接自己画，第二种是调用别人的原理图库。聪明人都不会选择自己画吧。。下面细说如何调用别人的原理图库

1.打开别人的原理图库后选中需要的器件直接复制黏贴

2.打开别人的原理图后在设计-生成原理图库，注意，勾选全部去掉。后添加自己要的器件。

问题：会有重复器件，自己删除。 

注意：管脚操作时VGS100mil

原理图库的编译检查

报告-库原件规则检查检查管脚啥的有没有问题

二.原理图

原理图大小设置

双击页面边框进行设置

原理图库的调用，摆放，连线

COMPONENTS没啥好讲的

网络标签、页连接符-->VALUE-->位号标注(TAA)

添加PCB封装

1.查找相似-->选择匹配勾选

2.工具-->封装管理器 根据bom表填写    

原理图编译

工程选项

floating net label, floating power object

deplicate part

net with one pin, net with multipul names

BOM表输出 原理图PDF输出

报告->BOM   文件->智能PDF

一般不用libref

PCB

一.PCB库

• PCB焊盘
• 阻焊层
• 丝印
• 引脚序号
• 1脚标识

3D模型

第三方平台找3D模型 IC封装网 放置-3D体

PCB封装的编译检查

 报告

 很多错误都是duplicated，一般把下面覆盖的东西删掉就行：找不到可以看坐标。

二.PCB图

PCB导入

D->Import..

使用封装管理器编辑封装

常见问题：

1.封装勾选任意

2.管脚号没有，管脚名称和管脚号是不一样的,在schlib中修改

3.PCBlib中管脚有问题。

4.封装管理器中删去多余的封装。

绿色报错

 一般都是违背规则

工具-设计规则检查  把除了electrical的全部取消勾选，然后T+M(复位)

器件摆放

工具-器件摆放-在矩形区域内  将原件放置到矩形区域，然后画框框住

DSD  根据选中的线框画板子大小

EOS  设置原点位置，设置边长为5的整数

工具-交叉选择模式  设置-navigation-只选元件  交互式模块化

层叠设计

层叠管理器  signal-正片层（走线是铜）  plane-负片层（画线没有铜，默认铺铜）  使用plane就行

这样直接打个孔就能连接到gnd或者vcc

设计规则设置

1. class        设计-类  通过添加网络类来归类，设置完类后在panel-PCB中可以高亮隐藏网络，还可以更改颜色。
2. 间距规则设计     设计-规则  设置间距一般设置为6mil
3. 线宽与过孔     

        线宽：

• 电源        用于载流   要加粗  使用这个网站计算宽度：PCB走线载流计算器EDA在线工具PCB联盟网 - Powered by Discuz! (pcbbar.com)
• 信号        用于通讯  低速信号：6-10mil   高速信号：算阻抗

设置线宽注意优先级！

        过孔：

一般推荐8/16，10/20，12/24

注意：过孔在规则中设置后要在setting-PCB editer-defaults-via 中设置，一般过孔都盖绿油。

     4. 铺铜

连接方式：十字连接，全连接，不连接

普通器件一般十字连接，过孔一般全连接，也可以单独改连接方式。

     5. 阻焊外扩

当两个焊盘之间距离过小（<4mil）时，可以通过减小阻焊外扩来增加阻焊桥宽度。可以改为2.5mil。

     6.生产规则

        (1). 阻焊与阻焊间距  4mil

        (2). 丝印与阻焊的间距  2mil

        (3). 丝印与丝印的间距  2mil

最后可以导出规则，下一次导入规则。

布线与铺铜

先短线后长线，线信号线后电源线

电源和地打孔

注意差分电路走起来有点麻烦 _P _N

注意地线的连续性，回路面积尽可能小

电源线布线时：先电源，后GND（整版铺铜）

 重新铺铜：方法选中所有铜皮，remove dead copper, 选择all same net objects, 工具-重新铺铜

 顶层底层铺铜

(1)  在 machenical1选中板框

(2)  工具-转换-选择的元素创建铺铜 

(3)  设置remove dead copper，all same net objects，然后选择GND，重新铺铜。

(4)  E+A特殊粘贴到背面，然后重新铺铜。

注意：在移动铜皮时基于XY轴移动

           样式要选solid！！！

连通性检测

 只开启un routed net然后运行DRC 快捷键：TDR

 优化走线

走线一层一层优化， 铜皮优化注意GND连续性

整版的回流地过孔--缝合孔  工具-缝合孔

丝印设计规范

 一般在左边或者下面，尺寸一般为4/25mil, 5/30mil

设计时只打开丝印层(outlay)和阻焊层(solder) 按L选择层

先把器件锁定

快捷键AP

 DRC设置与检查

 最后要进行DRC(design rule check)检查。

一些操作

高亮：alt+点击

放到底层：拖动状态下按L

抓取：shift+E

隐藏连线：N

切换单层显示：shift+s

把标识符放到中间：CTRL+A，A+P

多根拉线：U+M

设置网络类颜色后按F5显示关闭颜色显示

快捷键修改：customizing

测量长度：ctrl+M

根据xy轴移动：M+X