[Error] ADC.SchDoc Compiler Net NetU1_AD1_14 contains floating input pins (Pin U1_AD1-14) 19:27:

本文详细介绍了在使用AltiumDesigner绘制原理图时遇到元件悬空错误的问题及其解决策略。主要原因是封装引脚的电气特性设置不当,特别是当另一端连接到FPGA的IO时。解决办法是修改元件库中的电气特性设置,将其改为被动,从而避免错误提示。
摘要由CSDN通过智能技术生成
在Altium Designer中,画原理图的时候往往出现下列的提示,而且一下好好多个。
今天我也遇到这个问题,记得之前遇到过,解决了,但是没有整理。今天把解决办法也整理出来。
这个问题的原因是说管脚有悬空,但是明明是有网络连接的呀?为什么呢?如果细心点会发现,你的线可能全都连接的,但是却“没连接上”,为什么呢?这个要从元件封装说起,元件封装的引脚有很多属性,其中一个是电气特性(Electrical Type),这里本事为了更好的描述引脚,供画图工具检查连接正确性的。但是如果遇到不是在同一个图中连线,而是在不同图中通过port连接,尤其是目标的另一端是FPGA的IO(他的电气特性一般为输入输出,或者被动),这样,你的器件这段就会出现这种没有驱动的错误。
引用
[Error]  ADC.SchDoc  Compiler  Net NetU1_AD1_14 contains floating input pins (Pin U1_AD1-14)  19:27:34  2010-11-30  105

解决办法很简单,就是修改元件库,把这个电气特性改为被动即可,如果觉得没有指示输入输出的箭头了,不好看,可以修改下面Symbols部分的显示设置,可以达到同样的效果。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值