成绩:
计算机原理实验室实验报告
课 程 : 计算机组成原理
姓 名 : 姜香玉
专 业 : ? 网络工程
学 号 : 132055215
日 期 : 2015年12月
太原工业学院
计算机工程系
实验一:运算器实验
实验环境PC机+Win 2003+emu8086+proteus仿真器实验日期2015年.10一.实验内容
熟悉proteus仿真系统
设计并验证4位算数逻辑单元的功能
实现输入输出锁存
实现8位算数逻辑单元理论分析或算法分析
实验原理:
算术逻辑运算单元的核心是由 74LS181 构成,它可以进行二进制数的算术逻辑运算,74LS181 的各种工作方式可通过设置其控制信号来实现。当正确设置74LS181的各个控制信号,74LS181 会运算数据锁存器内的数据。由于数据锁存器已经把数据锁存,只要 74LS181的控制信号不变,那么 74LS181 的输出数据也不会发生改变。输出缓冲器采用 74LS245,当控制信号为低电平时,74LS245导通,把74LS181 的运算结果输出到数据总线,高电平时,74LS245 的输出为高阻。
实验中所用的运算器数据通路如图所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连,运算器的2个数据输入端分别由二个锁存器(74LS273)锁存,锁存器的输入亦以8芯扁平线方式与数据总线相连,数据开关(INPUT DEVICE)用来给出参与运算的数据,经一三态门(74LS245)以8芯扁平线方式和数据总线相连,数据显示灯(BUS UNIT)已和数据总线相连,用来显示数据总线内容。
三.实现方法(含实现思路、程序流程图、实验电路图和源程序列表等)
实现电路图:
1.设计并验证4位算数逻辑单元的功能
实现8位算数逻辑单元四.实验结果分析(含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等)
(一)验证了基本要求,实现了设计并验证4位算数逻辑单元、实现输入输出锁存、实现8位算数逻辑单元的功能.
运行结果:图一
图二:
思考问题:单总线,双总线和三总线结构在设计上的异同
答:单总线结构:对这种结构的运算器来说,在同一时间内,只能有一个操作数放在单总线上。为了把两个操作数输入到ALU,需要分两次来做,而且还需要A,B两个缓冲寄存器。这种结构的主要缺点是操作速度较慢。虽然在这种结构中输入数据和操作结果需要三次串行的选通操作,但它并不会对每种指令都增加很多执行时间。只有在对全都是CPU寄存器中的两个操作数进行操作时,单总线结构的运算器才会造成一定的时间损失。但是由于它只控制一条总线,故控制电路比较简单。
双总线结构:在这种结构中,两个操作数同时加到ALU进行运算,只需一次操作控制,而且马上就可以得到运算结果。两条总线各自把其数据送至ALU的输入端因而必须在ALU输出端设置缓冲寄存器。为此,操作的控制要分两步完成:(1)在ALU的两个输入端输入操作数,形成结果并送入缓冲寄存器;(2)把结果送入目的寄存器。
三总线结构:在三总线结构中,ALU的两个输入端分别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。另外,设置了一个总线旁路器。如果一个操作数不需要修改,而直接从总线2传送到总线3,那么可以通过控制总线旁路器把数据传出;如需要修改,那么就借助于ALU。
五.结论
完成了本次实验要求的设计并验证4位算数逻辑单元、实现输入输出锁存、实现8位算数逻辑单元的实验内容。学会了如何使用proteus仿真系统,掌握了运算器工作原理,熟悉了算术运算的运算过程以及控制这种运算的方法。
实验二:寄存器实验
实验环境PC机+Win 2003+emu8086+proteus仿真器实验日期2015.10一.实验内容
理解CPU运算器中寄存器的作用
设计并验证寄存器组(至少四个寄存器)
实现更多的寄存器(至少8个)理论分析或算法分析
单元电路:
实验中所用的寄存器数据通路如图所示。由74LS373组成寄存器组成。寄存器的输入接口用一8芯扁平线连至BUS总线接口,而寄存器的输出接口用一8芯扁平线连至BUS总线接口。经CBA二进制控制开关译码产生数据输出选通信号,LDR0、LDR1、LDR2为数据写入允许信号,由二进制控制开关模拟,均为高电平有效。
三.实现方法(含实现思路、程序流程图、实验电路图和源程序列表等)
实验