一、时钟【MSP430学习笔记】

1、复位系统

1.1 上电复位

 *复位后单片机的初始状态:*
  • RST引脚被设置为复位模式
  • 所有的I/O口引脚被设置为输入
  • 外围模块被初始化
  • 状态寄存器SR复位
  • 看门狗激活,进入工作模式
  • 程序计数器PC装入0XFFFEH处的地址,从此地址开始执行程序

1.2 上电清除

 *产生情况:*
  • POR产生时
  • 启动看门狗时,看门狗定时器计满
  • 看门狗写入错误安全参数值
  • 片内Flash写入错误的安全参数

2、时钟系统

2.1时钟知识图谱

在这里插入图片描述

2.2时钟系统结构原理图

在这里插入图片描述

2.3 时钟信号描述

通过这些基本的时钟模块,我们可以得到 3 个有用的时钟信号:
[1] ACLK 辅助时钟(Auxillary Clock)

  • ACLK 是 LFXT1CLK 时钟源经 1、2、4、8 分频后得到的。
  • ACLK 可由软件选择作为各个外围模块的时钟信号,一般用于低速外设。
    [2] MCLK 主系统时钟(Main System Clock)
  • MCLK 可由软件选择来自 LFXT1CLK、XT2CLK、DCOCLK 三者之一,然后经 1、2、4、8 分频。
  • MCLK 通常用于 CPU 运行,程序的执行和其他使用到高速时钟的模块。
    [3] SMCLK 子系统时钟(Sub System Clock)
  • SMCLK 可由软件选择来自 XT2CLK 或 DCOCLK,然后经 1、2 、4、8 分频。
  • SMCLK 通常用于高速外围模块。

寄存器
在这里插入图片描述

2.4 例程

时钟配置例程:

// 设 ACLK=MCLK=LFXT1=HF,将 MCLK 通过 P5.4 输出
#include<msp430x16x.h>
void main(void)
{
unsigned int i;
WDCTL = WDTPW + WDTHOLD; // 停看门狗
P5DIR |= 0x10; // P5.4 输出
P5SEL |= 0x10; // P5.4 = MCLK
BCSCTL1 |= XTS; // ACLK = LFXT1 = HF 模式
do
{
IFG1 &= ~OFIFG; // 清除振荡器失效标志
for(i = 0Xff;i > 0;i--); // 稳定时间
}
while((IFG1 & OFIFG) != 0); // 如果振荡器失效标志存在
BCSCTL2 |= SELM1 + SELM0; // MCLK = LFXT1
While(1){_NOP();}
}
// 时钟设置函数
// 系统时钟设定
// DCO 设置为 3030KHz
// ACLK 为 LFXT1(低频模式)
// MCLK 为 XT2CLK
// SMLCK 为 XT2CLK
void BCSInit (void)
{
DCOCTL = 0x60 + 0x00;
BCSCTL1 = DIVA_0 + 0x07;
BCSCTL2 = SELM_2 + DIVM_0 + SELS + DIVS_0;
}
  • 0
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
对于 MSP430F169 微控制器,ACLK(Auxiliary Clock)和 SMCLK(Sub-Main Clock)的时钟源可以选择外部晶振。要计算 ACLK 和 SMCLK 的频率,您需要考虑时钟源的频率以及相关的分频因子。 对于 ACLK,可以通过选择合适的分频因子来实现所需的频率。ACLK 的分频因子可以通过 `BCSCTL1` 和 `BCSCTL2` 寄存器进行配置。默认情况下,`BCSCTL1` 寄存器的 `RSEL` 位设置为 0b0000,表示 ACLK 的分频因子为 1。如果您希望将 ACLK 的频率设置为外部晶振频率的 1/8,则可以将 `BCSCTL1` 寄存器的 `RSEL` 位设置为 0b0011。 对于 SMCLK,可以通过选择合适的分频因子来实现所需的频率。SMCLK 的分频因子可以通过 `BCSCTL2` 寄存器进行配置。默认情况下,`BCSCTL2` 寄存器的 `DIVM` 位设置为 0b00,表示 SMCLK 的分频因子为 1。如果您希望将 SMCLK 的频率设置为外部晶振频率的 1/8,则可以将 `BCSCTL2` 寄存器的 `DIVM` 位设置为 0b11。 假设外部晶振频率为 4.0 MHz,根据上述配置,可以计算出 ACLK 和 SMCLK 的频率如下: ACLK 频率 = 外部晶振频率 / ACLK 分频因子 = 4.0 MHz / 8 = 500 kHz SMCLK 频率 = 外部晶振频率 / SMCLK 分频因子 = 4.0 MHz / 8 = 500 kHz 请注意,上述计算仅适用于将 ACLK 和 SMCLK 的分频因子设置为 1/8 的情况。如果您选择不同的分频因子,需要相应地调整计算公式。此外,还需要在程序中进行相应的配置来实现所需的时钟源和分频因子设置。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值