ev10aq190a采集电路图_4核ADC（EV10AQ190A）框图理解（主要是时钟关系）

这篇博文是想对以上三篇三个采样模式博文的一个需要说明的东西，既然放到了后面，那就以前三篇为基础来写这篇博文吧。

前三篇博文分别是：

下面将可能引用！

首先是该ADC芯片的框图：

我不会把数据手册都翻译一遍，只讲我能理解的东西，以后用到了或者有了新的认识了我会再更新博文，或者再写其他博文对此进行说明。

该4核ADC(The Quad ADC)是由4个10bit的ADC核组成，通过这4个ADC核的不同组合构成不同的工作模式，有四通道工作模式、双通道的工作模式、和单通道的工作模式。

关于这3种不同的工作模式，上面三篇博文已经讲了！来回来复制比较麻烦，整一个目录吧，以供查阅！

上面目录中就有介绍ADC三种工作模式的博文，前三篇都是！

下面就总结一下，三种工作模式的采样率情况：

四通道模式采样率最大达到1.25Gsps，也就是每秒最大能采样1.25G个数据点；

双通道模式最大采样率为2.5Gsps；

单通道模式最大采样率为5Gsps；

所有的这四个ADC核由同一个外部输入时钟信号提供时钟输入，最大为2.5GHz，这个外部时钟信号实际上是为内部时钟电路提供时钟，该时钟电路(Clock Circuit)接收来自一个外部时钟信号(最大频