ev10aq190a采集电路图_一种高速ADC接口电路设计方案

摘要: 针对E2V公司的高速ADC 芯片EV10AQ190，提出了一种高速ADC 接口电路设计方案。首先简要介绍了高速ADC芯片EV10AQ190 技术特点，然后重点叙述了影响高速ADC接口电路性能的两大关键技术: FPGA 片同步技术和多路ADC 校正技术，最后给出了硬件调试及实验结果。实验结果表明，该高速ADC 接口电路采样率可稳定工作在4GHz 以上。这种方案已成功应用到某宽带雷达回波模拟系统的设计中。

随着电子通信行业的高速发展，越来越多的应用都要求更高的速率和更大的带宽，高速模数转换( ADC) 芯片的采样率已经从以前的MHz 级发展到当前的GHz 级。伴随着信号采样率的不断提高，信号偏斜( SKEW) 、抖动和噪声都在吞噬着时序余量，如何在高速系统中进行稳定、可靠的采样和数据变换将面临极大的挑战。

高速ADC电路设计一直是电子通信领域的研究热点。

文献［1］给出了一种基于FPGA 片同步技术的高速ADC 接口电路设计方法。

文献［5］利用E2V 公司ADC 芯片EV8AQ160 实现了双通道2.5Gsample /s 信号的采集。

文献［6］介绍了利用FPGA通过SPI 协议对ADC 芯片ADC083000 进行配置的方法，实现了3 Gsample /s 数据采样。

文献［7 － 8］讲述了如何利用FPGA 来设计多通道高速ADC 采样控制器。

文献［9 － 10］分别介绍了高速ADC 电路的设计方法和PCB 设计要点。

公司ADC 芯片EV10AQ190 实现了一种高速ADC接口电路，信号采样率高达4 Gsample /s。EV10AQ190 是E2V 公司的一款高速ADC 芯片，具有10bit 分辨率，最高采样率可达5GHz。在如此高速的ADC 接口设计中，时钟和数据稳定的相位关系、同步性能的好坏将直接影响信号采集的质量，必须采用源同步技术，保证采样时钟和数据严格同步、时序关系稳定。此外，对于高速ADC 芯片EV10AQ190，内部集成了多路ADC，通过采用多通道ADC交错采样拼接技术来获得更高采集变换速率。因此，多个通道ADC 输出幅度、相位、直流偏置是否一致将直接影响采样拼接后的高速ADC 输出信号质量，高速ADC 接口电路设计时必须对EV10AQ190 芯片内部4 路ADC进行幅相一致性校正。

本文提出了一种基于片同步( CHIPSYNC) 技术的高速ADC 接口电路设计方案，利用XILINX 公司Virtex － 6 系列FPGA 完成了高速ADC 接口设计，实现了采样时钟和数据的动态相位调整，确保了高速ADC 的稳定、可靠工作。同时，采用了多路校正技

术对芯片EV10AQ190 内部4 路ADC 的偏置( Offset)、增益( Gain) 、相位( Phase) 进行校正，保证多通道ADC 输出的幅相一致性，确保高速ADC 的动态性能指标满足设计要求。

1 高速ADC 器件EV10AQ190EV10AQ190 是E2V 公司的一款低功耗、高性能模数转换芯片，片内集成了4 路1． 25 GHz 采样率、10bit 分辨率ADC，输出为LVDS 标准电平，可以工作在单通道、双通道、四通道3 种模式，最高采样率可达5GHz。EV10AQ190 内部集成了1∶ 1 和1∶ 2 的数据多路分离器( DMUX) 和LVDS 输出缓冲器，可以降低输出数据率，方便与多种类型的高速FPGA 直接相连，实现高速率的数据存储和处理。为了补偿由于器件参数离散和传输路径差异所造成的采样数据误差，该ADC 具有针对每路ADC 数据的增益、偏置、相位的控制和校正。EV10AQ190 提供测试和自检功能，方便用户根据自己的习惯对ADC 是否正常工作进行测试和对时序是否对齐进行调试。

EV10AQ190 可以工作在3 种模式下，分别是采样率为1.25 GHz 的四通道模式，采样率为2． 5 GHz的双通道模式以及采样率为5 GHz 的单通道模式。EV10AQ190 的所有控制参数，包括