Cadence 建立封装：多个引脚于芯片内部连接的封装建立方式

Ti 家有一种片子，型号为CSD19534Q5A。此芯片的外观样式如图：

可以看到，这个片子共有8个引脚，其中5、6、7和8这四个引脚的内部是连接在一起的。

Ti 在数据手册中也介绍了封装的样式：

下面，就来看看如何制作此芯片的封装。

这里偷懒，先使用OrCAD Library Builder生成一个大体的封装样式，然后再手动修改。

首先打开OrCAD Library Builder，选择"Footprint Builder"，然后选择SOTFL封装类型。

输入如下的参数后点击Generate生成可用的数据，然后使用Exports导出。

生成的封装如图：

首先，按照Ti手册中给出的数据，使用Pad Designer建立宽0.8mm，高0.7mm的焊盘：

再绘制一个中间的矩形焊盘，宽4.27mm，高4.46mm：

然后打开刚刚生成的封装，使用新建的焊盘代替原有的焊盘。

同时将中间的矩形焊盘按位置摆放：

此刻，会提示一个PP的DRC错误，即两个焊盘之间的距离太近。这个这个错误是我们明确知道且可以接受的。所以，这里手动消除此错误。点击"Edit->Properties"，然后选择一个引脚，在Find标签的"Find by Name"中选择"Drawing"，再点击"More"按钮，在弹出的窗口中点击左侧的"DRAWING SELECT"以选中它到右边。

然后在下图的窗口左侧中找到框中的选项，选中后在右侧显示：

最后点击Apply保存所有的窗口。

最终，新建一个PCB文件，将此封装手动放入，查看3D模型，可以看到，几个引脚的确是被底部的一整块引脚连接在一起的（示例封装做错了，应该是5、6、7、8引脚连在一起）：

转载于:https://www.cnblogs.com/dongfengweixiao/p/5814922.html