- 博客(77)
- 收藏
- 关注
RSS订阅原创 Marin说PCB之在CST软件中如何搭建两端子电容器--03
仿真步骤：首先是看下之前的正常的带有村田Murata-C0201_1UF的这个电容器的电源网络的PDN曲线表现如何，小编就拿之前的做的一个项目的上SOC芯片上的三路主要电源网络去比对一下。所以说有的时候我们做项目的时候看问题不能够太片面了，感觉设计的差不多就好了，不会有啥大问题的，但是一旦出问题了，后面的结果谁来承担啊？设计事之间互相甩锅吗？上期文章的结尾讲到的问题不知诸位大神们是否还记得：就是一颗电容的物料是否可以完全替换掉之前的Murata家的这个GRT033D70E105ME18物料？
2024-09-12 23:23:03
510
原创 Marin说PCB之在CST软件中如何搭建两端子电容器--02
但是我这个韩国的新同事李相赫找的一个电容器供应商是一家朝鲜的小公司的，而且这个公司那边给出的电容器的S参数的数据也是S2P格式的，其实问题就是出现在这里了，小编我要开始揭秘了。这颗物料的S参数使用的测试夹具不是那种常规的串联的而是并联的，所以给出的S2P格式的S参数的数据就是Shunt（并联）类型的了。Murata家的这个GRT033D70E105ME18物料的S参数的模型是串联的，大部分都是这样的。我也是等李相赫同学打开文件夹的时候才发现的，这个有点慢了。这个也难怪李相赫同学会在这个问题上栽跟头了。
2024-09-10 22:42:57
458
原创 Marin说PCB之在CST软件中如何搭建两端子电容器--01
今天是教师节，小编首先祝愿所有的老师们节日快乐，当然还有我的那些国外的老师们，道友们懂得都懂啊，我就不说破了，都毕业很多年了，小编我还是很怀念大学的时光的，毕竟那个时候我也是有很多女粉丝的，毕竟小编也是我们系的系草级别的，不信自己去百度。最近小编我都在韩国首尔出差，遇到一个项目上的问题给诸位分享一下，诸位道友我们开始这期的走进科学之常见的两端子电容器在CST仿真软件中的电路图搭建。（这个要记住了，等会要考的）我们仿真的结果：整体上仿真结果和官网上提供的阻抗频率特性曲线数据的结构是比较吻合的。
2024-09-10 21:59:33
315
3
原创 Marin说PCB之闲谈设计经验之沟通
把问题带到你熟悉的领域来。还有一次是给结构的组的铜锣湾的浩楠哥沟通一些关于结构上的事情，他当时说的你单板的COVER面有摆放很高的器件吗？还要一点需要给大家的分享的是我进入到现在这家国际化大公司的时候，才知道自己的沟通能力太一般了，很多部门的同事说的话我都听不懂啥意思，例如刚到这家公司的时候，遇到了乌克兰的SI同事给我们分享一些他的仿真设计方面的知识，我那个时候真的是他在上面讲着，我在下面简直困得不行了，简直就是听天书一样啊，后面经过慢慢自己总结和学习也慢慢开始听得懂他说的是什么了，前提是说中国话。
2024-09-03 23:48:09
519
原创 Marin说PCB之TP测试的Layout设计要求
小编我最近在做一个改板，项目组为了降本增效，把单板的尺寸缩小了很多，所以很多模块都需要压缩了，小编我在细化压缩一个MCU模块布局，做完了我邮件发给了英国伦敦的同事约翰，他看完飞书给我说了虽然现在的MCU模块的布局看上去是小了很多，到是你的TP点之间的间距太近了，而且TP点离器件也是比较近的，这个需要改一下，这个规则上面是有的，你打开软件的规则放置布局就好了。但是要是都按照他们的那边的规范来做，这个单板上的布局空间就不够了，需要加大板框的尺寸的，这个PM那边的肯定是不会同意的，也不可能会同意这样做的。
2024-08-29 20:40:05
1050
原创 Marin说PCB之JTAG-DEBUG接口的PCB布局摆放知多少？
其实造成上面的主要原因就是我那个巴黎的硬件同事叶辰估计也是刚刚会画一些简单的PCB版图吧，对于一些器件的PCB封装和实际的器件的装配不是太熟悉，毕竟人家也是刚刚毕业实习生嘛，可以理解的，主要是他对这个JTAG-DEBUG接口的封装不是很熟悉，不清楚这个物料究竟是如何装配的，这才造成了他把这两个器件布局摆放很近，不方便装配使用，不过由于左边的那个是一个UART-DEBUG接口，装配的线束还是可以稍微弯曲一些的，要是刚刚好遇到的是一个直插的USB接口的话，这样就很不方便装配了。
2024-08-29 00:52:31
550
1
原创 Marin说PCB之1000-BASE-T1上的共模电感的选型知多少---03
二狗同事电话说他上周的时候自己做了一份关于1000-BASE-T1上的共模电感的选型的仿真验证，但是他做的结果和我这边做的结果很不一样，他说他严重怀疑我做的仿真验证是有我问题的，找我一起讨论一下具体的原因。而且我这边也给他做了一下比对：(后缀带NEW的就是二狗那边提供的数据，不带的是我这边做的仿真数据，二者差异就是上面的等效原理的搭建不同，我的是按照S参数内部的PORT口的连接方式去配置的，他是没有按照这个去做的。下面是小编的微信公众号二维码，习惯用微信看的可以扫描下面的二维码关注小编即可阅读文章。
2024-08-11 17:22:07
852
1
原创 Marin说PCB之1000-BASE-T1上的共模电感的选型知多少---02
好了，咱们言归正传了。，我们以Murata家的一颗DLW32MH101XT2为例子给诸位道友们再分享一下如何通过仿真原理图搭建的四端口的共模电感的S参数模型，通过生成的S参数和手册上要求的Sdd11,Sdd22,Sdc21,Scc21值一一对应起来。C,和上面一样复杂的S参数，CMCC器件的------DCMR：Sdc12 和Sdc21，与之对应的S参数曲线就是S14和S32。当然了，上面也是开个玩笑啦，小编我在家里的地位还是可以的，属于那种家里面的皇帝的位置，就是啥活都要干的皇帝，比较勤劳。
2024-08-07 22:22:31
844
2
原创 Marin说PCB之Orcad Capture调网表时出现了“Duplicate Pin Name”该怎么搞？
看到这个时候，我的那个日本同事藤野一郎不说话了，沉寂了一会，接着说可能是今天太热了影响了他的工作效率了，难免会出现错误的。看到她们夺冠其实小编我其实也挺感概的，运动员为了这个四年一次的体育盛事每天都在不断地训练着，保持好的竞技状态，我们打工人也是为了谋取一个好的工作，也是需要不断地汲取新的知识去给自己充电，保持好的状态工作。我立马问了我那个日本同事藤野一郎是不是他原理图上有问题,他说不可能是原理图问题，他说已经检查了一遍了，不会出问题的，肯定是我搞了一些瞎操作导致的，他那边不会出问题的。
2024-08-01 20:13:28
348
原创 Marin说PCB之----我的创作纪念日
小编我刚刚开始写作的时候，担心自己的创作水平不够专业，怕会遇到同行的一些质疑，后面通过一些粉丝的正向私信鼓励和同事的建议，不断地完善自己的创作水平，自己在PCB设计上有十多年的设计经验，而且小编我之前也是在一家被业界誉为PCB设计门派中黄埔军校之称的PCB设计公司任职过很多年，但自己对仿真方面也是刚刚接触没有多久，也是通过给我的那个外国友人以及自己私下不断买书或者去网上看视频去学习知识，我有时候会感慨自己要是读高中的时候能有这个动力的话岂不是就去读北大清华了，这也是开个玩笑罢了。
2024-07-26 19:14:24
823
1
原创 Marin说PCB之1000-BASE-T1上的共模电感的选型知多少？
电子原件的物料的升级和替代想必对我们做这些做硬件的伙计们并不陌生吧，之前遇到最到的是一些主芯片上的电容可能由于电源完整性需要替换一个性能好一些物料，这个是比较常见的操作，一般都仿真的同事自己把两颗电容物料的S参数导入到仿真软件中去比对结果，之前的文章中也有提及这个仿真如何操作的。中午午休的时候，接到了远在哈尔滨的东北分部的同事佳哥的电话，说让我帮忙给他做一个共模电感物料替换的仿真结果，之前千兆以太网山的共模电感用的是TDK家一颗ACT1210G-800-2P-TL10，
2024-07-24 19:47:28
659
2
原创 Marin说PCB之如何使用华秋DFM软件做Gerber compare ？
一，首先打开软件找到你需要做比对的两份文件，这个文件的格式不限制，可以是PCB的源文件，或者是生成的ODB++文件以及Gerber文件都是可以的。C,文件比对的设置，其中比对的范围一般都是按照默认的全部范围，就是说整板的范围去比对的，这个你当然也是可以自定义比较的范围的，还有就是一个比较重要的设置就是需要比对的光绘层面一定要选好，一定是同一类的才能去比较的。点击查看就可以看的之前的版本的top层的钢网层和现在版本的top层的钢网层的差异分部在单板的哪些地方了，一般会以白色的框显示出来的。
2024-07-23 18:50:56
424
原创 Marin说PCB之EMMC的PCB设计知道少？
好了，咱们言归正传。，eMMC Clock 信号在靠近 SOC 端根据 eMMC 厂家要求放置对应的电阻（比如三星 颗粒要求放置 0-47 Ohm 电阻），为了减少信号失真和反射，通过电阻减小 clock 的 slew rate 减少 EMI 问题，电阻的大小选择根据系统的环境情况，IO 的速率越高或 者线越长，该电阻的阻值一般越低。由于最近行情很差，都是在削减开支，小编我不得不放弃开车骑我的小电驴去上班了，路程都25公里左右了，感觉每天上班的路上仿佛经历的唐僧的九九八十一难之火焰山之难。
2024-07-22 21:31:49
1063
2
原创 Marin说PCB之LPDDR5的布线注意事项--03
这个规则中是把每个字节中的WCK to RDQS 以及DM / DQ to WCK等长规则都加到了DM / DQ这个等长规则中去了，因为芯片手册上的设计要求中的DM / DQ这个group的等长误差是+-50MIL， WCK to RDQS的等长group的规则是62.5MIL，DM / DQ to WCK等长group的规则是相对松一些是150MIL。其实上面的等长规则还是建少了一些的，例如手册上要求的每个channel的WCK0:1，WCK2:3等长误差在+-488MIL，这个规则建议还是补上去吧。
2024-07-19 18:03:17
440
原创 Marin说PCB之LPDDR5的布线注意事项--02
第一组的BUS--DDR0-DATA0中共有9个信号线，包含了DATA0-7,加上一个DATA_DM信号，大的DDRC0-channel其实是包含了四组数据线的，其中A-channel的Data0-Data15,B-channel的Data15-Data31,加上每个小的八位数据线组中还有一个DQM信号也就是大的DDRC0-channel中也包含了DDR0_DM0----DDR0_DM3这四位信号。下面就是大的DDRC0-channel中差分线的BUS组的建立了，应该是有10组DIFF--bus的。
2024-07-19 17:54:51
504
原创 Marin说PCB之LPDDR5的布线注意事项--01
以上就是本期所有内容了，有些是通用的LPDDR5的设计准则，有的是针对单板的设计规则，严格意义说是没有哪一种规则是完全适用的LPDDR5的 通用规则的，不同的单板可能板厚，板材，层数，SOC以及DDR的型号都是不同的，一般的做法就是严格按照SOC手册上的LPDDR5的要求加上仿真同事给的建议修改优化就好了，我们下期文章不见不散。我们知道想要做好一个LPDDR颗粒，需要考虑的是因素有很多例如，电源完整性，信号完整性，层叠的设计，布局的摆放，布线的合理规划，去耦电容的摆放等等。
2024-07-19 17:37:19
1477
2
原创 MPS---MPQ86960芯片layout设计总结
电感部分也是可以作为一个有效的散热器的，一般要求电感尽量靠近SW管脚放置，但是这个开关节点区域的铜皮也不宜过大的，之前的文章也有讲过这个点。G,IOUT 管脚的处理，这个是相对来说比较重要的一个信号了，走线加粗10MIL以上，走线尽量短一些，尽量远离其他噪声敏感干扰信号，手册要求是间距在1MM以上最好，这个看实际情况而定吧，有布线空间的话还是尽量保证，没有空间的话也要尽量拉开间距，尤其是其走线和那些噪声信号在同层的时候尽量拉开间距，手册上要求的是和那些噪声信号尽量中间隔一个GND层布线，（
2024-07-07 17:02:03
986
1
原创 Marin说PCB之CAM350的软件使用知多少？
他说就是看完这个后也是不能导入进来的，我就让他把gerber文件邮件发我了，一开始的时候我也是按照以往的导入习惯发现这份gerber文件好像确实用CAM350打不开的，我想了一下是不是这个gerber文件不是allegro生成了，可能是其他软件生成的，导入进来的时候就不能像之前那样做的了。我说我之前的文章你有看过吗？二，这个时候我想只不是这里的哪些设置需要改一下，于是乎乎小编我就找了一份之前的allegro软件生成的gerber文件，导入到CAM350中，看了一下设置，真的是不看不知道啊，一看就明了啊。
2024-07-06 17:47:47
1101
1
原创 Marin说PCB之total etch length规则知多少？
二，第二个问题就是我们在设置一组BUS线的总的长度规则的时候是不能用那个total etch length这个规则的，主要原因是因为这个total etch length这个规则是只是包含了你的走线路径上所有线段的长度之和，不会包含这个NET上的换层过孔的长度以及芯片的PIN_delay的长度的。这是第一个问题，正常来说老员工都不应该犯这个低级错误的，但是有时候你一个人同时做好几板子，这样的强度下难免也会出现一些问题的，这个可以理解的，不过一般的大公司都会有评审流程的，正常是可以检查出这个问题的。
2024-06-26 22:29:45
880
2
原创 Marin说PCB之如何在CST仿真软件中添加三端子的电容模型？--02
首先我们还是按照正常的电源网络的PDN仿真步骤，把需要仿真的电源网络上电容都使能上（配置好各个封装尺寸电容相应的S参数的模型）这个有点就是我们会发现我们在给电容附上对应的S参数模型的时候没有找到三端子的电容在电源网络使能的器件库中，结论是：三端子电容的仿真模型设置的时候，其模型的Internal Connection（内部连接方式对整体的影响不大，不影响仿真结果的，大家不放心这个结论下面的两个case也会验证到这个点的）三个三端子电容的仿真参数模型设置：C794，C728，C729。
2024-06-24 19:46:38
1083
1
原创 Marin说PCB之如何在CST仿真软件中添加三端子的电容模型？--01
上期文章小编我给诸位道友们分享了Murata家的三端子电容的一些特性，这期文章接着上回把三端子电容模型如何在CST软件中搭建给大家分享一下，小编我辛辛苦苦兢兢业业的给各位帖子们免费分享我的一些设计心得，这些按照小编我华山派门派的要求都是不能外传的，除了僻邪剑谱外。大家在做电源完整性仿真的时候经常会遇到的一个问题就是在仿真电源网络的PDN给电容附模型的时候，大家在下载电容的S参数的时候很少会注意其最后SERIES这个单词的意思。7，点击OK后，这个三端子电容器的Touchstone格式的S参数就被下载好了。
2024-06-21 18:06:56
495
原创 Marin说PCB之电源完整性PDN--Murata三端子电容--01
Murata家的三端子电容以及其他类型的电容器使用起来还是挺不错的，这里小编我来推荐一波。不知道诸位老铁们有没有忘记我们常用的电容的一些特性，例如在其谐振频率左边，电容主要呈容性，在谐振频率右边，电容主要呈感性。一，三端子电容的定义：三端子电容器是为改善二端子电容器的高频特性而对引线端子的形状进行改进后形成的陶瓷电容器。可以通过其独特的结构优势从而改善寄生电感的影响，从而使得电容器在高频段的滤波特性得到改善。可以通过其独特的结构优势从而改善寄生电感的影响，从而使得电容器在高频段的滤波特性得到改善。
2024-06-21 16:44:49
784
1
原创 Marin说PCB之orcad-capture原理图封装库的创建总结----01
五，关于格点的怎么设置这里就不做详细讲解了，我们接着讲解建part的步骤：大家在画这个矩形框的时候其实是有一个小技巧的，例如我们的MPQ2178芯片总的是8个管脚，我们需要建的是两侧都要PIN排列的，那么每侧都有4个管脚排列，我们就可以画一个Y侧面有6排的的矩形框，X方向的设置可以小于等于6都可以。小编我刚刚到公司，就收到美国分部同事JACK发的邮件，说是让我帮忙建几个新建物料的SYMBOL的原理图的封装库，我是真的会谢他，啥都找我去干，还好我之前利用周末的时候提前学了一下，不然我也不会搞这个了。
2024-06-17 22:47:18
1381
1
原创 Marin说PCB之PCB封装库路径知多少？
最后在我的不懈努力下终于找到原因了，还是库路径的问题，之前的总的焊盘库路径下是有这个封装上的焊盘SR0R60*1R60，总的库路径下那个焊盘SR0R60*1R60钢网尺寸是和焊盘是一致的，项目路径下的是最新的，把这个比较特殊的焊盘更新一下名称再去更新到连接器的新建封装上就好了，然后把新建的特殊焊盘SR0R60*1R60*new放到总的库路径下就好了，这样也不会出现一个焊盘名称有两个库路径了。唯一的区别就是17.2的版本多了一个3D数据的封装信息的更新。存放我们的PCB封装的焊盘的路径。
2024-06-11 14:11:50
605
1
原创 Marin说PCB之差分线的DM和DP相位差绕线是绕大浪好还是小浪好？
主要的原因就是小编的一个测试的同事佳哥中午的时候突然问我一个问题，说我们做的单板上的差分线你在做差分对内的N和P相位误差补偿的时候一般你都是怎么做的？我说我们单板上的高速线最高速率也就是6Gbps,一般我都是按照在差分线出PIN的地方进行绕小波浪去补偿的，而且补偿的误差值按照手册上提供的即可。虽然我是这么给佳哥解释的，但是我看他还是不太愿意相信我说的话，于是我说你不信我的话我就给你仿真验证一下这个结果，给你做完验证记得请我吃个铁锅炖啊，小编我最爱吃的美食就是铁锅炖，炖鸡炖鹅都可以的，只要是免费的就行。
2024-06-04 23:20:12
958
5
原创 Marin说PCB之Max parallel知多少？
5，关于这个max parallel平行走线的最大长度）这个设置中数值是什么意思，我再这边给大家说下，例如上面的网络就是设置了max parallel=(100mil:25mil；正当我感慨度娘也不是啥都可以查到的时候，我突然想起来之前的乌克兰仿真同事的一句话，你要是对软件中哪个命令不熟悉就打开这个软件的Help命令，这个上面会有详细的解释的，我灵机一动果然按照这个想法成功地找到了这个在allegro中把高速线上平行走线的长度规则设置的解释和操作了，接下来小编我就给大家分享一下这个操作命令了。
2024-06-03 22:29:36
948
1
原创 Marin说PCB之半孔板拼板知多少？
3，上面我已经简单叙述了常规的两种拼版方式，其中V-CUT是不适用 做半孔板的，原因是半孔板（金属化孔在板边时）它不能用V-CUT，V-CUT作业时会把孔铜拉扯掉，后续分板时，由于V-CUT工艺的PCB还有约0.4mm的残余板厚，分板会对孔铜造成严重损坏，这些孔只能用铣槽方式，在沉铜之前就把槽先加工出来。我的板子板厚是0.8MM，之前部分单板几乎整个板边都是半孔，而且铣孔区域距离半孔也是很近的，造成留筋的长度根本不到1MM，使得拼版的强度非常弱，很容易断裂的。2，和留筋的长度，当然也要留意单板的板厚。
2024-05-30 20:11:19
669
原创 Marin说PCB之如何在 Allegro17.2版本附上设置等长规则模型
要是这组BUS线的信号数量不是很多我们是可以通过手动创建PIN_PAIR的，但是你的BUS线的信号数量很多，或者是相同的BUS线都需要手动PIN_PAIR或者是等长规则的。众所周知的一件事情就是Allegro17.2在设置等长规则的时候就不能像16.6那样方便了，16.6版本是创建pin_pair可以用快捷键来做的，但是17.2版本就没有这个功能了。然后在你之前建好的BUS组，整组附上你之前建好的模型，等长规则的MATCH GROUP就会自动出现在上面的规则里了。然后点击创建ECS。
2024-05-30 15:58:08
529
原创 Marin说PCB之如何使用 Allegro 17.2版本自带功能把线段变成shape属性？
17.2版本自带功能把线段变成shape属性，不需要SKILL也可以完成这个操作的。有时候我们在做PCB设计的时候需要把线段变成铜皮的属性，有SKILL的话就很简单了，但是有时候去客户那边现场出差没有公司的skill这个辅助插件了，你怎是么去实现这个操作呢？6，最后记得把模式切换成常规的设计模式即可，这样即使不用skill插件也可以完成把线段变成shape属性了。5，然后用鼠标去框选线宽，右键done，这个线段就变成shape属性了，把之前的走线删除即可，好了以上就是本期的所有内容了，我们下期文章再见。
2024-05-30 15:58:03
601
原创 Marin说PCB之TDK和Murata电容华山论剑？
我们再去看下TDK家的0201-6.8nF去耦电容的频率阻抗特性曲线。有时候我需要因地制宜的去选择我们所需要的阻容器件物料，而不是盲目的看谁家的便宜就选谁家的了，当然了小编我还是希望尽量早点用的一下国产的替代料的阻容器件（在满足性能的前提下），这样就避免了其他国家对我们中国的一些高端芯片和阻容器件断供了。所以说有时候我们在做设计的时候是不能有刻板印象的，不能认为某家的电容物料在这个电源网络表现的很好，在其他电源网络上表现就一定也是很好，其实不同的容值，不同的电源网络，对电容的要求都是不同的。
2024-05-30 09:31:22
605
原创 Marin说PCB之如何在主板上补偿链路中的走线的等长误差？
由于ART08层走线的参考平面是GND07和GND09这两个层，通过板厂那边提供的层叠，我们找到了其对应的ER值，我们去找到这两个参考面的平均ER值就好，然后把这个ER平均值带入上面的公式中：v=12/√ER平均，最后得出的值为5.5MIL/PS来计算的。那我们主板上的MIPI线绕线完成的长度应该是多少呢，其实就是之前的绕完差分对N和P的的误差后的MIPI线长度加上上图中需要绕线的长度，总的就是我们主板上实际绕线完成后的长度了。1，首先拿到对插器件上的MIPI走线的长度，数据如下图所示。
2024-05-29 21:31:19
1436
1
原创 Marin说PCB之POC电路layout设计仿真案例---03
十一，结论：从上面的两幅仿真结果显示POC三级电感的引入确实会改善其插损和回损的性能的主要原因是：两个型号相同的电感串联后，其总的等效阻抗Z是变大了很多了，从之前的Z=35275欧姆变成了73961欧姆，这样其总Q值变小了,POC电感的隔离度就变得很好了，最终体现在其插损和回损上就变小了。实线的曲线是高Q电感的曲线，虚线的是低Q的曲线；总的来说就是我们POC电路中的电感的阻抗增加了，其Q值是降低了，其隔离度就越好了，插损及回损就变的越小，对应的其S参数的插损和回损的曲线就很平滑了，不会出现掉坑的情况了。
2024-05-24 20:50:54
1009
3
原创 Marin说PCB之电源完整性之电源网络的PDN仿真CST---02
其中邓子越的一段台词简直可以封神了：世间多不公，以血引雷霆，多么残酷现实的写照啊，想想我们哪个打工人刚入行的时候哪个不是意气风发，敢于向对不公待遇说不，可是我们最终不都是被社会磨平了棱角，领导给的派发打的任务下面的哪个人敢说不做，不想，不愿意的。今天刚刚到家打开电视剧看到第九集的时候，小编我被深深的共情了，眼泪那个是止不住的流啊。
2024-05-21 21:46:40
1072
2
原创 Marin说PCB之如何快速打印输出整板的丝印位号图？
当小编我辛辛苦苦加班加点的把手上的板子做到投板评审状态的时候，坐在我旁边的日本同事龟田小郎君说让我把板子上的丝印也要调一下，我当时就急了，这么大的板子，将近1W多PIN 了都，光调丝印都要老半天啊，而且这个板子明天一早就要出图的啊，我还要预留出图准备检查的时间呢。我们还是接着说板子上丝印问题吧，我们这边一般都是不调丝印的，只留一些芯片的1脚标志，极性电容和二极管等特殊的需要加上标志外，器件的位号是可以不用加上的，当然了有人会说你的板子丝印都没有那些测试的同事怎么通过板子快速地找到对应的器件呢？
2024-05-09 22:34:04
1233
1
原创 Marin说PCB之国产电源芯片方案 ---STC2620Q
从上面的布局我们可以看出来目前的做法是把两个10UF的输入电容正反贴放置了，把小容值的高频电容放置在电源管脚反面了。从上图我们可以看来目前的做法是把续流二极管和电感以及电源芯片正反贴放置了，这个做法也是和手册上的要求背道而驰的，其实这个续流二级管的摆放还是挺重要的。关于这个SW开关节点的一些注意事项大家干感兴趣的小伙伴可以去看下下面的链接，MPS官网上分享的一篇关于EMC开关节点布局注意事项。目前的做法是续流二级管通孔打孔到电感上的，间接的增加了高频环路的面积，我们知道一般是让这个高频环路面积越小越好，
2024-05-08 21:04:20
1308
1
原创 Marin说PCB之功率电感底部挖空知多少？
本来今天下班后我打算看我的吞噬星空呢，正要开始看呢，突然看到电脑微信上有人找我，原来是之前的一个日本东京同事老伙计陈总找我啊，陈总说他们那边一个硬件EE同事让他把板子上的电感下方都全部挖空，我当时就惊讶了，只得先把电脑上的动漫暂停一会了，打开手机给他说明了电感的正下方要不要挖空的一些不同的情况。所以总的来说我们单板上的功率电感下面一般是不建议挖空的，除非你使用的那种非屏蔽工字型电感，而且你的电感下面挖空了，对于板内的走线也是一个考验，若是你的板子空间很大，那就无所谓了。各位帖子做好了，咱们开始发车了。
2024-05-07 23:51:13
1290
3
原创 Marin说PCB之Via 的 Z--AXIS--delay知多少？
这次小编我主要给大家分享的是一个allegro设计中一个往往被大家忽略的点，就是在绕线等长的时候忘记了打开过孔的Z_axis这个选项，就直接绕BUS线等长了，看了自己设计的规则管理器中的Match Group的信号线都显示绿色了（PASS），就认为自己的设计就是OK的了。我们看下这个不勾选了，我们刚刚的那个板子上的EMMC-DRTA5的长度会有什么变化吧。还有一点需要注意的就是我们在勾选这Z_AXIS dalay这个设置的时候一定首先是保证你的单板的层叠参数设置是正确的，不是随意写的，这点很重要的。
2024-04-20 14:43:46
746
2
原创 Marin说PCB之电源完整性之电源网络的PDN仿真CST---01
本来周末打算在家里给同事好好开黑LOL呢，谁知道玩到小编我正要拿五杀的时候手机微信铃声响了，一看手机竟然是远在日本东京的同事波波桑说有一个项目投板后他测的一个电源的纹波噪声很大，让我帮忙看下这个电源网络的PCB_LAYOUT是否有问题，有空就把这个电源网络的PDN也仿真一下吧。你看下如今的汽车圈是有多卷啊，不仅仅是这个汽车行业，小编我上个月的时候给之前的同事聚餐的时候，突然遇到店里的服务员在开始表演舞蹈节目了，现在连端菜的服务员都这么卷了吗？好了，这有点扯远了，咱们回到今天的正题上来吧。
2024-04-02 22:29:35
626
3
原创 Marin说PCB之电源完整性之直流压降仿真CST--03
从上面的表格中我们可以得知的是负载芯片的最低点是U1_L12脚，其电压值为0.716497V，电感L15的次级的电压值为0.730864V，还有就是细心的帖子们会发现电感初级端和次级端口的电压是一样的，几乎是没有任何压降的。（这个在上面的WCCA计算表中有标注的）通过WCCA表格中我们可以得知我们的VRM芯片的输出电压的最小值是0.735V，而我们仿真输出的数据确是0.730864小于我们的这个WCCA计算的VRM芯片的输出电压的最小值，这个主要原因实际上是由于我们vrm芯片的输出电压的参数设置导致的。
2024-03-19 22:21:06
1079
2
原创 Marin说PCB之如何利用CATIA软件把器件的3D模型导出2D格式文件
8，最终记得保存设置好的文件，文件格式建议保存为DXF格式的，这样方便导入cadence等PCB设计软件中。3，在窗口右侧那栏找到正视图，鼠标单击一下，这个正视图的变成橙色的状态后就可以进行接下来的操作了。6，这样就进入了我们之前新建的那个DAWING工程界面了，鼠标双击即可进入我们的2D图纸界面了。5，切换到器件的3D模型的视图后，找到一个你想要投影视图的器件面，鼠标双击这个面即可。4，接着就是在窗口切换到这个器件的之前的3D模型数据的窗口。步骤一，打开CATIA软件，找到器件的3D模型文件。
2024-03-15 17:05:17
1666
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人