ORP_SOC参考平台移植时所遇到的问题（使用altera FPGA开发板）

本人用的是Quartus II 7.2，开发板是De2-70，EC2C70F896C6，按照《CPU源代码分析与芯片设计及Linux移植》这本书的做法，建立新工程，添加了所有的.v文件，修改Or1200_defines.v，eth_defines.v，和sram_top.v，flash_top.v。并生成一个raminfr，一个pll和一个ssvga_ram。照着书一步步的做.......

做完后编译，出了一大堆错误。

出现了Error (10054): Verilog HDL File I/O error at or1200_monitor.v(97): can't open Verilog Design File "or1200_defines.v"，解决：需要在'include 中写全路径的名称，还真是麻烦，我以为添加进去的文件它就会自己找到呢。

在eth_defines.v中的选项`define ETH_ALTERA_ALTSYNCRAM 这个东西，按照书里说的要将其打开，但是会报错，说是找不到altera_spram_256x32这个东西，所以不能用它来声明用例，我想暂时用不上以太网，索性就把这个选项给关了。找不到altera_spram_256x32这个定义的问题还要想想怎么解决？莫非是用altera自己的IP核？

在编译过程中还遇到了error assertion value lpm_outdata parameter unregistered not consistent use outclock port 这个问题，我查了一下，应该是lpm_outdata默认值的事情，这个关系到lpm_rom是否同步。通过Quartus找到出错的代码，修改了lpm_address_control 和lpm_outdata的赋值，我试了只有都赋为registered的时候才能编译通过，说是这个开发板只支持同步rom，没办法，Quartus II一次就能找出一个错误，反正这么改完后错误就换了。

反正现在是编译过去了，下一步是配置管脚，我一看有170多个，这么一个个填不得死人呀。还要想想用什么方法好？用tcl文件能解决不？而且还没搞明白这个管脚是填什么的管脚，是开发板的？在那些输入输出PIN里填写DE2-70的管脚对不对呢？

过程中还会碰到一些问题，不过都是关于Xilinx移植部分的，因为这是往Altera上移植，直接注释掉就可以，不过要看好别把编译指令给注释了。现在遇到的问题还很多，竟然有4221个警告......争取在4月份之前把这个SOC移植搞定。

 

 

转载于:https://www.cnblogs.com/HansChen/archive/2009/03/25/1421360.html