①仿真精度越高,仿真效率月底。
仿真时采用`timescale 1ns/1ns比采用1ns/100ps的仿真效率高
simulation was two billion ns.
②clock generation coding tips
(from<A BFM Simulation Strategy for Verilog>)
②减少层次结构
在设计中层次结构越少,仿真速度越快,这是因为参数在module中通过端口传递会消耗仿真器的时间
③进程越少,仿真效率越高
代码中出现的进程越少,仿真越快。因为仿真器在多个进程之间切换也需要时间。
④减少门级原语的使用,尽量采用行为描述
建模的抽象层次越高,仿真效率越高。描述同样的功能尽