VDMA搭建视频通路总结

全局观查，对整个工程的搭建的关键是要保证PL部分搭建成功，PS部分搭建成功，而且两者配合的很好。

我理解的PL部分涉及到模块的组合以及模块或者IP之间的逻辑的整理，PL部分困扰我比较久的是自动生成的wrapper总是会把一些自己需要特殊考虑的信号全部综合成端口，所以需要我们设计的部分就是把实现的wrapper的特殊要求端口的时序编写好（VDMA工程中的FLC_CLK怎么处理的呢？）PS部分则主要实现的是对与ZYNQ这个PS模块相连接模块IP的接口的配置。要牢记的是，如果IP没有与PS部分连接的话，就不需要在SDK部分配置接口函数，因为我之前一点也没有接触过ARM相关的嵌入式的开发，所以对这一部分纠结了好久。其实只要心里不要害怕，就会发现这一块特别简单，就是一些写好的函数的调用而已，不需要自己编写具体的实现API。

视频通路中因为其大的数据流AXI_stream协议需要用的到，VDMA应运而生，VDMA相当于二维的DMA。VDMA相比DMA增加了自动循环和自动切换帧缓存的功能，通过保证图像系统有多幅帧缓存来实现输出数据不被撕裂，协调图像的输入输出速率。VDMA可以最多支持32个帧缓存，并且经过配置能够自动的在各个帧存之间进行切换，并自动互相避让，从而保证图像稳定。

VDMA

VDMA硬件部分配置比较简单，基础部分只需要选择好对应的stream流数据宽度，所需的帧缓存个数即可。值得注意的是同步信号的配置。如图，由于输入端是采用视频流协议中的tuser作为同步信号的，所以选择s2mm tuser，而输出端默认采用视频流协议，不采用额外手段同步，所以配置为None即可。关键点在于GenLock Mode，及输入输出时序匹配模式，图中为推荐配置，及动态选择关系。如此配置VDMA输入输出端会自动避让，如果输入帧数与输出帧数相同可以尝试其他配置，但不同时必须采取如下配置，此配置风险小，兼容性更高。

 

       VDMA主要端口有5个：

              S_AXI_Lite:寄存器、配置接口，用于软件配置VDMA，并读取状态信息

              S_AXIS_S2MM:视频流从端，接收外来视频流数据

              M_AXI_MM2S:AXI4全协议主端，从DDR中读取数据给M_AXIS_MM2S

              M_AXI_S2MM:AXI4全协议主端，从DDR中读取数据给S_AXIS_S2MM

              M_AXIS_MM2S:视频流主端，向外发怂视频流数据

       其中5个总线接口最好采用同一总线频率，其中除了两个Stream接口与视频输入输出设备相连外，其他均与PS相连（需在PS端使能至少一个一个AFI接口）。

       VDMA配置比较简单，除了分配帧缓存地址外，只需要配置两个寄存器0x00和0x30，分别对应输出配置和输入配置，在动态模式下，均配置为0x8b即可，具体可以查阅官方手册。

       需要注意的是，VDMA一旦打开，接收端就开始等待第一个tuser，如果输入设备先开启，几乎不可能刚好对齐，VDMA就会混乱，所以顺序应该是先开启VDMA再开启输入设备，通过对OvSensor2AXIS中使能端的控制即可以做到。

六、注意事项

AXIS2VGA 和OvSensor2AXIS中fifo都需要配置为first word fall through的模式，否则会很尴尬。

S2MM：stream to memory mapped，即流转地址顺序存放MM2S相反。

（1.）图像通路的DMA搭建（SDK部分接口配置）　

需要在工程中加入dma_init.c和dma_init.h文件，作为DMA相关的头文件

#include "dma_intr.h"

其他的相关头文件

#include "sys_intr.h"
#include "I2C_8bit.h"
#include "xgpio.h"

变量以及参数的配置

volatile int