FPGA基础学习(1) -- FFT IP核（Quartus）

最新推荐文章于 2024-07-18 17:58:10 发布

weixin_30632899

最新推荐文章于 2024-07-18 17:58:10 发布

阅读量1.2k

点赞数 2

原文链接：http://www.cnblogs.com/rouwawa/p/7050723.html

版权

本文介绍了在FPGA设计中使用Quartus的FFT IP核进行配置，包括选择器件、数据长度、精度等参数设置，并讲解了流水线模式下I/O数据流的处理。此外，还提到了信号端口的说明，如sink_ready、Sink_valid等，以及在仿真过程中需要注意的事项，如数据帧间隔和错误避免策略。

摘要由CSDN通过智能技术生成

为了突出重点，仅对I/O数据流为steaming的情况作简要说明，以便快速上手，有关FFT ip核模型及每种设置详细介绍请参考官方手册FFT MegaCore Function User Guide。

1 配置

在FFT Megacore Function中选择“parameterize”，弹出对话框。
“Parameters”栏中，选择器件、转换数据的长度、数据精度已经旋转因子的精度。注意旋转因子精度必须小于等于数据精度。

“Architecture”栏中，有FFT引擎选择，在I/O数据流选择Streanming(流水线)的时候，引擎默认为1个四输出引擎。
img

“Implementation Options”栏中，Structure中选择乘法器和加法器组合，有4 Mults/2 Adders和3 Mults/5 Adders两种，本例选择前者。Implement Multiplier in代表实现FFT的逻辑资源分配形式，有DSP Blocks/Logic cells、DSP Blocks ONLY和Logic Cells ONLY三种，Logic cells顾名思义就是消耗FPGA的逻辑资源，而DSP Blocks则将一部分逻辑资源用Embedded Multiplier 9-bit elements表示。本例选择DSP Blocks/Logic cells混合模式。全局时钟和存储器选择采用默认方式。