关于FPGA仿真(Altera)

 

关于FPGA仿真(Altera)

1.当用quartus进行仿真时，分为功能仿真（Functional）和时序仿真（Timing）。

2.当用Modelsim-Altera时，分为功能仿真（RTL)、综合后仿真（post-synthesis）和布局布线仿真(Gate-level)。其中，功能仿真又称为前仿真，布局布线仿真又称为后仿真。

注：此处的功能仿真（RTL)与1中的功能仿真（Functional）是不一样的，前者是HDL级仿真，后者是门级网表的功能仿真。

（1）当在quartus中调用Modelsim-Altera进行RTL仿真时(前提是在第三方仿真工具中选择Modelsim-Altera），步骤如下：

a) 编写源文件和测试文件；

b) Assignment->setting->simulation->不选中run gate leve simulation.....,选中nativelink->添加测试文件，填写文件名；

c) start analysis&elabration；

d) Tools->start RTL simulation；

（2）当在quartus中调用Modelsim-Altera进行Gate-level仿真时(前提是在第三方仿真工具中选择Modelsim-Altera），步骤如下：

a) 编写源文件和测试文件；

b）Assignment->setting->simulation->选中run gate leve simulation.....,选中nativelink->添加测试文件，填写文件名；

c）全编译；

（3）综合后仿真一般不做。

 

 

转载于:https://www.cnblogs.com/sopc/archive/2009/04/01/1427236.html