Altera-Modelsim RTL级仿真

最新推荐文章于 2024-08-29 21:38:42 发布
最新推荐文章于 2024-08-29 21:38:42 发布
阅读量1.8k 收藏 8
点赞数 3
分类专栏： 逻辑时序 仿真 Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/leosynen/article/details/103997624
版权
本文详细介绍了如何利用Altera-Modelsim 10.5b（Quartus Prime 17.0）进行RTL级仿真。首先设置Modelsim的执行路径，然后在Quartus II中新建工程并配置仿真工具。接着，综合工程并编写仿真文件，可以选择手动创建或使用Test bench Template Writer自动生成。将仿真文件添加到工程中，并设置Test bench的相关参数。最后，运行仿真，观察并验证设计功能，例如4位累加器在时钟上升沿的计数行为。
摘要由CSDN通过智能技术生成

下文介绍利用Altera-Modelsim来进行功能仿真的步骤 
quartus ii 版本：17.0 
altera-modelsim版本:ModelSim - Intel FPGA Starter Edition 10.5b (Quartus Prime 17.0) 
1、首先要设置altera-modelsim的执行路径，即指定altera-modelsim的安装路径，打开Quartusii 
(1)Tools ->Option 

(2)点击EDA Tool Options, 出现左边的界面，点击红框2 里的 “…”，选择altra-modelsim的安装路径，设置好如下图。点击 OK 退出。 
 
2、新建工程，本文做一个简单的位宽为4的累加器，在时钟的上升沿加1。工程名为add，被测试文件名为add。 

3、设置工程仿真软件 
(1)Assignments->Settings 

(2)

最低0.47元/天 解锁文章
快，快去救列宁！
关注
专栏目录
Modelsim-Altera仿真设置
m0_46498597的博客
02-03 940
1.1 Modelsim-Altera仿真设置 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Modelsim-Altera仿真设置； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展
【modelsim仿真显示不出RTL原理图（显示不正常）的解决方法】
u011562030的博客
04-29 1981
在ModelsimModelsimModelsim仿真中遇到RTLRTLRTL原理图显示不正常，如下这种情况： 在ModelsimModelsimModelsim命令行分区使用下面这个命令 vsim -debugdb work.mms_top work.mms_top是当前工作workworkwork库里面的第一个文件，故将mms_top换成当前work库的第一个文件的名称， 如：vsim -debugdb word.encoder 同样适用QuartusQuartusQuartus联合Modelsim
四位全加器Modelsim仿真及QuartusII下查看RTL原理图
qq_46677576的博客
06-08 3644
四位全加器Modelsim仿真及QuartusII下查看RTL原理图
FPGA的开发流程梳理: Vivado的RTL分析（RTL analysis）、综合（Synthesis）和实现（Implementation）的区别？分别负责什么工作
最新发布
点赞的都能无bug通过！
08-29 1644
而实现则是，确定了矩形模块、三角形模块、球形模块的数量后，到你的积木堆里找到具体的模块的过程（毕竟你的积木堆里的模块数量远远不止是只能拼一个变形金刚不是）。比如上例中，综合后的电路由8个lut2 + 2个CARRY4 + 24个IOB组成，但是FPGA内部的LUT、CARRY4和IOB的数量远不止这些，所以需要根据用户设定的策略（面积优化、速度优化等）来确定具体的逻辑资源。2个输入端口的8+8 共16个IBUF，是FPGA的IO口默认添加的输入缓冲，这个更多是为了电气方面的考量，和逻辑关系不大。
quartus下联合modelsim_Altera仿真
小博的博客
06-09 5775
使用quartus自带的modelsim-altera仿真流程。版本为：quartus ii 13.1 64-bit 以fpga实现数码管和流水灯编码为例
国产智多晶FPGA使用Modelsim仿真RTL设计方法
zgmxs的专栏
07-23 1941
这里给大家介绍国产FPGA厂家“西安智多晶”微电子的FPGA使用Modelsim软件仿真智多晶FPGA的RTL设计的方法。本博客将陆续发表更多国产FPGA的开发和使用方法。 在前面fpga_led小节讲解了智多晶fpga的基本开发流程，并讲解了使用Modelsim编译SA5Z系列器件库。本节我们在fpga_led工程的基础上讲解智多晶fpga联合Modelsim进行仿真验证的流程。...
RTL行为级仿真、综合后门级功能仿真和时序仿真
weixin_34216196的博客
02-23 3267
数字电路设计中一般有源代码输入、综合、实现等三个比较大的阶段，而电路仿真的切入点也基本与这些阶段相吻合，根据适用的设计阶段的不同仿真可以分为RTL行为级仿真、综合后门级功能仿真和时序仿真。这种仿真轮廓的模型不仅适合FPGA/CPLD设计，同样适合IC设计。... 一、RTL行为级仿真       在大部分设计中执行的第一个仿真将是RTL行为级仿真。这个阶段的仿真可以用来检查代码中的语法错...
Quatus II13.0链接Altera-Modelsim进行功能仿真
GameForTwo写文字的地方
10-25 3632
step1：首先要设置altera-modelsim的执行路径，即指定altera-modelsim的安装路径，打开Quartusii  (1)Tools ->Option  (2)点击EDA Tool Options, 出现左边的界面，点击红框2 里的 “…”，选择altra-modelsim的安装路径，设置好如下图。点击 OK 退出。    step2：新建工程，本文做一个简...
使用Modelsim独立仿真Altera IP核
07-06
使用 Modelsim 独立仿真 Altera IP 核 本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus...
modelsim-altera 仿真设置
chengbozhe的专栏
08-09 9435
1、设置modelsim-altera 的执行路径（即其安装路径中的可执行） （1）Tool->Option （2）General -> EDA Tool Option ,在右侧的窗口中选择Modelsim-Altera , 在Location Of Execatable 中单击，并找到该软件的安装路径中的可执行文件路径，单击确定。 2、项目仿真 2.1预先设置仿真软件（建立测试文件前必须
FPGA设计仿真：基于Modelsim的RTL与门级仿真解析
在FPGA设计中，仿真扮演着至关重要的角色，主要包括RTL仿真和门级仿真。RTL（Register Transfer Level）仿真，也称为前仿真或功能仿真，专注于验证逻辑功能的正确性，而不考虑实际电路的延迟。设计师可以通过RTL仿真...
ModelSim的使用(Altera官网)
10-09
ModelSim的使用(Altera官网)，挺不错的！
ModelSim-Altera 10.1 破解 13.0sp1 自带可用
07-09
ModelSim-Altera 10.1d 破解文件 可用于13.0sp1 自带ModelSim-Altera可用 内含说明文件
altera原版modelsim教程(超详细)
08-11
altera公司提供的modelsim原版教程，英文原稿，里面含操作步骤，大量图片讲解，超详细，仿真必备手册
基本的程序和对应生成的RTL电路
12-22
我们写一段FPGA程序，应该认识到不同的代码产生的结果一样，使用资源却不一样。有时候看起来我们的代码很简洁，可是结果使用的资源却比你看起来复杂的程序使用的资源多很多。本文是一个很简单的程序，对应的RTL电路，探讨最基本的资源占用问题。我是菜鸟，写一篇文档不容易，希望通过。
FPGA 03 入门 modelsim altera 的门级仿真操作
lj1986817902的博客
02-28 1173
02 FPGA modelsim altera 的 门级仿真（实际仿真）使用 什么叫门级仿真 ：即 模拟真实环境中会出现的一种情况 门级仿真如下所示： 在进行该仿真之前：必要的操作有 1、 需要进行全编译（快捷键： Ctrl + L） ，进行布局布线 全编译成功的情况： 2、开始 门级仿真 实际仿真的延时问题，这个就是会在后仿真出现的延时问题 ...
Quartusii 链接Altera-Modelsim进行功能仿真
热门推荐
huan09900990的博客
10-24 1万+
Quartusii 中利用altera-modelsim 进行 RTL功能仿真
Altera rom 的modelsim仿真过程
qq_34244712的博客
11-19 566
modelsim ,如果不会用，自己找教程多练习一下 1.仿真文件放在同一个文件夹里。 其中altera_mf.v可以到C:\altera\13.1\quartus\eda\sim_lib （quartus安装的位置） port1_rom_ipcore.v 这个是rom ipcore的文件。 rom_top_tb.v 是测试文件。 2.我用的是modelsim SE-64 10.4...
奋斗的小孩系列：学习 Altera FPGA，并添加激励及功能仿真操作
LqmSchedule的博客
09-26 96
这对于更复杂的设计尤其重要，因为它可以帮助我们发现并修复潜在的错误在学习 Altera FPGA 并添加激励和进行功能仿真操作的过程中，请确保熟悉 Verilog 语言和 Quartus Prime 工具的基本操作。此外，您还可以进一步扩展设计，并尝试使用不同的激励模式和仿真测试来验证 FPGA 设计的功能。在本篇文章中，我们将探讨如何学习 Altera FPGA（现在属于 Intel FPGA），并在设计中添加激励和进行功能仿真操作。假设我们想实现一个简单的加法器，将两个输入数相加，并将结果输出。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值