verilog 浮点数转定点数_（学习Verilog）4. FPGA浮点数表示及计算机数值表示规则...

(学习Verilog)3. FPGA有符号数，定点小数表示及计算机数值表示规则 介绍了FPGA内部常用的有符号数，符号位，定点小数的表示方法。定点数硬件实现简单，但表示的范围有限，且部分的小数运算IP核只支持浮点数运算，因此这里还需要提到浮点数的相关内容。

通过介绍FPGA浮点数的表示方法和用法，进而讲述计算机浮点数的表示规则，这部分涉及数电，微机原理的基础知识。

浮点数需要提到IEEE754标准，计算机的浮点数表示依照这个标准，以IEEE754的单精度浮点数为例。

IEEE754单精度浮点数为32位，分为符号位，8位的指数部分，23位的尾数部分；

以十进制下的12.5为例，首先12.5非负，所以符号位为0；

12.5转换为二进制，1100.1，将其科学计数法化(正规化)，变成了

可知道此时2的指数为3，加上预设的偏移值127，得到了130，即1000 0010；这就是指数部分。

(1.1001)去掉整数得到尾数1001，剩余尾数补0，这就是尾数部分。

所以最终的IEEE754单精度值为 0 1000 0010 1001 0000 0000 0000 0000 000

整合为16进制，为41 48 00 00 。