post sim之sync_cell

post sim中，会进行动态仿真。

在跨时钟域设计中，经常用打2及或3级节拍的方式，进行同步采样，避免glitch。

 

但是，仿真工具并不知道这些DFF是用来同步的。所以在枚举路径，检测时序的时候，会报setup hold time错误。

 

因此，在post sim中，发现这些violation后，需要与DD确认：

　　如果是同步DFF中前几级的时序错误，可以在sync_cell中设置，把相应路径的报错开关关掉。

　　如果的确是时序不满足，则需要DD加入跨时钟域同步电路，或其它相应修改。

 

待添加：

 

转载于:https://www.cnblogs.com/liheng369/p/8609226.html