74ls161中rco是什么_芯片74ls160十进制计数器引脚图及功能_真值表_设计进制计数器方法...

芯片74ls160十进制计数器中文资料

本文将为大家详细介绍芯片74ls160十进制计数器的中文资料信息，包括74ls160引脚图及功能、真值表、功能表、及设计24进制计数器等。希望能帮助大家更好认识74ls161芯片。

芯片74ls160是十进制计数器，这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接(异步)清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步(脉冲时钟)计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。

这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的(直接清零)，不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。

超前进位电路无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入(ENP和ENT)计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。

因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP和ENT输入的跳变不受时钟输入的影响。

电路有全独立的时钟电路。改变工作模式的控制输入(使能ENP、ENT或清零)纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能(不管使能、不使能、置数或计数)完全由稳态建立时间和保持时间所要求的条件来决定。

74ls160引脚图

74ls160引脚说明

74ls160是十进制计数器，也就是说它只能记十个数从0000-1001(0-9)到9之后再来时钟就回到0，首先是clk，这是时钟。之后是rco，这是输出，MR是复位低电频有效(图上接线前面花圈的都是低电平有效)load是置数信号，当他为低电平时，在始终作用下读入D0到D3。为了使161正常工作ENP和ENT接1另外D0到D3是置数端Q0到Q3是输出端。

74ls160真值表

74ls160功能表

74ls160逻辑图

74ls160的功能

74ls160的功能作用如下：

·用于快速计数的内部超前进位

·用于n 位级联的进位输出

·同步可编程序

·有置数控制线

·二极管箝位输入

·直接清零

·同步计数

74ls160置数功能说明

74ls160置数端是9脚，置数作用。平常为高电平，当此端子为低电平时，时钟脉冲的上升沿，使得预置数的数据D,C,B,A,分别输出到QD，QC，QB，QA。

74ls160设计24进制计数器

本设计采用异步清零。由两片十进制同步加法计数器74LS160和一片与非门74LS00以及相应的电阻开关组成。

由外加送来的计数脉冲(由555电路产生)送入两个计数器的CLK端，电路在计数脉冲的作用下按二进制自然序依次递增1，当个位计数到9时，输出进位信号给十位充当使能信号进位。当计数到24，这显示器个位输出0010(也就是4)，显示器十位输出0010也就是2)，显示器十位计数器只有QC端有输出，显示器个位计数器只有QB端有输出，将十位的QC、个位的QB端接一个二输入与非门，与非门输出一路送入十位计数器的清零端，一路送入个位计数器的清零端，将整个电路清零，完成周期为24的计数。

74ls160和74ls161有什么区别？

74ls161是4位二进制同步计数器(直接清除)，74ls160 是4位十进制同步计数器(直接清除)。

74ls161为四位二进制，74ls160 为2-10进制；且都为同步可预置计数器。

74LS161的中文资料

74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。

74LS161的引脚排列和逻辑功能如图1所示。各引出端的逻辑功能如下。

1脚为清零端/RD，低电平有效。2脚为时钟脉冲输入端CP，上升沿有效(CP↑)。3~6脚为数据输入端A0~A3，可预置任意四位二进制数。7脚和10脚分别为计数控制端EP和ET，当其中有一脚为低电平时计数器保持状态不变，当均为高电平时为计数状态。

9脚为同步并行置数控制端/LD，低电平有效。11~14脚为数据输出端QQ30~。15脚为进位输出端RCO，高电平有效。74LS161可编程度数器的真值表如下。

74LS161可编程度数器的真值表