lattice简单时序报告---timing report

module control(din,dout);

input din;

output dout;

 

wire buf1 /* synthesis syn_keep=1 nomerge="on"*/;

 

BUFBA del1(.Z(buf1), .A(din))/* synthesis loc = "R3C4A" */;

assign dout = buf1;

 

endmodule

 

module BUFBA (Z, A);

 

   output Z ;

   input A ;

 

endmodule

 

如上代码用了一个底层BUFBA，对输出的数据做延时。延时报告如下，现在分析延时。

 

在FLoorplan中放大之后找到R3C4A，如下图，这个是不包过IO管脚到pad之间的延时的路径，是单纯的布线延时和器件延时和PAD延时。

 

然后在Physical中放大找到对应的输入端口din，如下图