Verilog学习心得(一)

​        　　

　　　　　作为一个萌新,第一次让我学习Verilog我是拒绝的,连数电都没有学习过学Verilog真是一种折磨...不过自己选择的路不管怎么样都要走下去.

        　　硬件描述语言HDL(Hardware Description Language)是一种用文本形式描述数字电路和设计数字逻辑系统的语言.而Verilog HDL作为一种IEEE标准化的语言,正是我所学的对象.

        　　Verilog和C的风格很类似,反正比VHDL容易多了2333.

 

　　　　　　　　　　　　　　　　　　　　　　表1 C语言与Verilog相对应的关键字与控制结构表

C	Verilog
sub-function	module、function、task
if-then-else	if-then-else
case	case
{,}	begin、end
for	for