有念想的小日子-CSDN博客

报错:找不到定义的文件** Error: E:\004_v2pro_work\v2.2uvm1\lab2_2\tb.sv(3): Cannot find `include file “param_def.v” in directories:原因：.v文件和.sv不是同一个目录，没定义+incdir解决方法：①右击文件，点击Compile,Compile Properties②Other Verilog Options中点击Include Directory③点击选择文件，选择目录文件夹.

2022-01-11 14:10:46 884

原创【Questasim】报错001 Failed to access library

报错：Error (suppressible): (vopt-19) Failed to access library ‘work.10’ at “work.10”.Error loading design原因：vsim -i -classdebug -solvefaildebug -coverage -coverstore C:/questasim64 10.6c/examples -testname mcdf_full_random_test -sv_seed random

2022-01-05 16:39:10 2393 5

转载【软件下载】Xmanager7、Xstart7、Xshell7、Xftp7下载

【亲测可用】Xmanager7、Xstart7、Xshell7、Xftp7免费下载及相关使用方法

2021-12-31 11:21:26 2147

原创【UVM芯片漫游指南_001】第10章 UVM世界观——类库地图

UVM类库地图

2021-12-30 10:58:26 745

原创【sv】重点总结文字版

SV总结（文字版）目录第一章验证导论 31.1. 测试平台 31.2. 为什么要用sv，相比于Verilog有什么优点 4第二章数据类型（重点） 52.1. 数据类型 52.2. 二值逻辑和四值逻辑有哪些 62.3. 数组类型的特点和应用 62.4. 枚举类型的转换 72.5. 注意 8第三章过程语句和子程序 83.1. Initial 83.2. Ref参数类型 93.3. Task任务和function函数的区别及是否消耗时间 9

2021-12-20 10:06:29 1178 6

原创 linux 隐藏文件

设置隐藏文件mv cshrc .cshrc显示隐藏文件ls -als -la或ll -al.

2021-12-13 09:55:33 559

原创【vim】常用命令及插件使用

vimh j k lw b ei a o查找 /abc shift+8替换rR: s/a1/a2/g : s;a1;a2;g :1,$ s;a1;a2;gc:n1,n2s/a1/a2/g:g/a1/a2/g删除dd ndd dG Dv iw dyy yw0 $ gg G :10%

2021-11-25 17:13:55 175

转载 verilog ~|

转自：Verilog 运算符&（AND），&（NAND），|（OR），|（NOR），（EOR），~ 和^~（ENOR）

2021-03-29 10:14:23 3915

原创 10*log10

双曲函数：https://zhuanlan.zhihu.com/p/20042215log:https://blog.csdn.net/weixin_30979229/article/details/112584360?utm_medium=distribute.pc_relevant.none-task-blog-baidujs_title-7&spm=1001.2101.3001.4242参考文献：链接：https://pan.baidu.com/s/1mSgkF8UYwiufhTFY

2021-03-23 11:00:16 668

转载 verilog心得百度文库

verilog心得摘自：百度文库https://wenku.baidu.com/view/a350e99cbfd5b9f3f90f76c66137ee06eff94eb7.html?rec_flag=default&fr=pc_newview_relate-1001_1-3-wk_rec_doc2-1001_1-2-a350e99cbfd5b9f3f90f76c66137ee06eff94eb7&sxts=1615530445435

2021-03-12 14:31:22 362

转载 2021-02-08

$fsdbDumpvars([depth, instance][, “option”])*depth表示要加载波形的层次；0表示当前instance下的所有变量一级其他module实例的波形，1表示当前instance中的变量的波形，不包括当前instance中的其他module实例的波形，2表示包含当前instance以及其中的第一级子instance的波形；以此类推。instance指定要加载波形的module名。option加载波形的选项，如：+IO_Only – 只加载IO port信

2021-02-08 14:43:43 115

转载信号处理教程——自相关

自相关

2021-01-06 16:58:23 578

转载频偏产生的原因

1.频偏产生的原因发射机和接收机之间的振荡器不匹配或者存在多普勒频移，导致采样时钟频率偏差(Sampling clock Frequency Offset ,SFO)多普勒频移点击原文所谓多普勒效应就是，当声音，光和无线电波等振动源与观测者以相对速度V相对运动时，观测者所收到的振动频率与振动源所发出的频率有所不同。因为这一现象是奥地利科学家多普勒最早发现的，所以称之为多普勒效应。（The doppler effect is the change in frequency or waveleng

2021-01-06 14:52:10 11240 1

原创 verdi 如何在现有波形基础上创建新波形

verdi 如何根据现有波形创建新波形1.右击Bus Operations→Create Bus2.→Signal Pattern →Add Selected3.在需要加信号的位置点击鼠标中键，使得黄色标出现在你想要加信号的位置4.Add Logic Low 右侧输入位数 : 需要在尾部加入几位低电平 ,一位就输1，两位就输2输入完成后点击左侧按钮Add Logic Low（...

2019-10-28 17:19:05 2385

weixin_41863703的博客

原创中断验证的唠唠叨叨

原创【软件_irun】博文推荐

原创【软件】debussy安装过程记录

原创【Verilog_资料】Clifford E. Cummings论文合集

原创【UVM芯片漫游指南_000】总目录(下)——UVM目录

原创【软件_tortoisesvn】从GitHub 上下载文件

原创【验证学习方法002】相关博文推荐

转载【软件】Git教程

原创【路科验证008】DVT 软件使用指导

原创【路科验证007】SV 手册 (未完)

原创【路科验证006】数电和verilog学习目录（验证导向）

原创【路科验证005】v2.5虚拟项目 I2C

原创【路科验证004】v2.4验证流程管理（可上班后看）

原创【路科验证003】v2.2 UVM学习目录

原创【路科验证002】v2.1 SV学习目录

原创【路科验证001】V2Pro学习路径规划

转载【验证学习方法001】学习SV UVM指南

原创【Questasim】问题003 如何在软件内部打开文件

原创【Questasim】报错002