sv编程语言_SV语言学习笔记----数据类型1

最新推荐文章于 2023-04-15 18:32:36 发布
最新推荐文章于 2023-04-15 18:32:36 发布
阅读量1.3k 收藏 6
点赞数
文章标签： sv编程语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_30891153/article/details/114471038
版权

作者主要从事FPGA开发，但是对IC验证非常感兴趣。于是开始学习System Verilog语言，本专栏是作者学习的笔记，一方面可以加深学习的记忆，另一方面是做个总结，方便查阅。今天的内容主要介绍SV的基本数据类型。在学习一种编程语言的时候，首先需要了解语言的基本数据类型。

1.内建数据类型

在Verilog中常使用reg和wire两种数据类型来表示寄存器和网线。而在SV中使用logic来替代这两种数据类型，方便验证工程师使用。但是需要注意，接口是双向的，就要使用wire。logic可以表示4种状态X,Z,0,1。Z表示的是高阻态，X表示的是不确定态，0表示的是低电平状态，1表示的是高电平。

除了向logic这种四值逻辑数据类型，还有二值逻辑数据数据。与logic相对应的就是bit。bit。bit只可以表示两种状态：0和1.

四值逻辑类型：logic，integer，reg，wire，tri；

二值逻辑类型：bit，byte，shortint，int，longint。

按照有符号和无符号分：

有符号类型：byte，shortint，int，longint，integer；

无符号类型：logic, bit, wire, reg, tri。

四值逻辑类型的默认值为X。

例1

logic[7:0]   a = 8'b1000_0000;     //十进制数据为128

byte b = 8'b1000_0

最低0.47元/天 解锁文章
阳光快乐林同志
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
#systemverilog# SV验证语言的数据类型总结
那么菜的博客
05-28 437
typedef语句可以用来创建新的类型，可以把parameter和typedef语句放到一个程序包package里，以使它们能被整个设计和测试平台所共用，用户自定义的最有用的类型是双状态的32比特的无符号整数，在测试平台中，很多数值都是正整数，例如字段长度或事务次数，所以把对uint的定义放到通用定义程序包中，这样就可以在仿真程序的任何地方使用它。
c++ gdi修改dpi_SV DPI-C接口学习心得
weixin_39736379的博客
11-27 804
1、是什么？？DPI(Direct Programming Interface)，全称直接编程接口，是SV与其它语言(C/C++)交互的接口，基本上是唯一接口了。2、为什么？？说完是什么，那么我们可以考虑一下了，为什么需要这个接口呢？或者说为什么SV/UVM需要与其它语言产生交互呢？其实就是SV和C之间的一种转换关系。这就涉及到了一些应用场景，我们可以说几个看看。（1）我们知道，在模块级乃至子系统...
SV语言 -- 芯片验证系列
tujiuguo3994的博客
04-07 1318
芯片验证全视角
SV语言部分（1）
最新发布
2301_76431006的博客
04-15 438
SV中相比于Verilog新引入了一个数据类型logic。
SV 数据类型小结
创芯人--fly的博客
04-11 4633
1.内建数据类型 相比于Verilog 将寄存器类型reg和net(线网)类型区分如此清楚，在SV中引入了logic数据类型。任何使用线网的地方均可以使用logic，但要求logic不能有多个结构性的驱动，例如在对双向总线建模时。此时，需要使用线网类型。 四值逻辑类型有：logic，reg，wire，integer; 二值逻辑类型有：bit， byte，int，shortint，longint; 按照有无符号还可以分为： 有符号类型：integer, byte, int，shortint，longint
Pa1-2_leaving5sv_数据结构_MOOC1-2_company_
10-01
公司有 n 个员工，编号 1 ~ n。员工数量众多，需要你为他们编写一个管理系统。　员工上班时都要登录管理系统登记一个 code，离开要从管理系统上注销，员工也可以随时更新自己的 code。到了下班时间，所有员工都会...
MI-TVP-SV-VAR_sv_tvp-var-sv_SV模型_tvpsvvar_TVP-SV_
10-04
Koop大神写出来的时变向量自回归模型的进化版，希望对大神写作有帮助。
信步SV1-H812C支持nvme的bios
04-07
U盘制作成dos启动，然后把工具考入U盘，从u盘启动 按F一键刷BIOS 仅支持SV1-H812C主板 信步主板使用，其他的别测试，亲测可以识别到pcie转nvme的硬盘，通过uefi可以安装系统
tvpvar_ox_tvp-var-sv_SV模型_tvpsvvar_tvpsvvar模型_TVP-SV_
10-02
NAKAJIMA的TVP-SV-VAR模型，希望对大家了解时变向量自回归有帮助。
信步主板SV1-H812C支持nvme启动的原厂bios
04-07
SV1-H812C 支持nvme启动的原厂bios ，刷成功后，系统需要用uefi引导，pcie不支持传统模式启动 Intel 4代Core i3/i5/i7处理器, H81芯片, 12*COM, 10*USB, 2*LAN, 1*PCIe x16
三菱运动CPU机床语言SV43编程手册
10-20
三菱运动CPU机床语言SV43编程手册，日本设备使用版本。国内有盗版，地址不一样，使用容易造成错误。
SV输出格式
zilan23的博客
04-08 5852
Useful SystemVerilog System Tasks Useful SystemVerilog System Tasks Task Name Description $sscanf(str,format,args); $sscanf 将字符串按照某个模板格式进行扫描，其字符串格式和C语言中的printf()函数类似 $sformat(str,...
SV--类型转换
创芯人--fly的博客
08-04 1159
本节主要介绍了类型转换的知识点，重点理解子类继承父类过程中，子类句柄可以指向父类对象，不用转换，这是编译器允许的，但是，父类句柄不允许指向子类对象，需要使用$cast()进行显式转换。...
sv语法
qq_28238141的博客
09-04 2057
1、Distribution(分配随机变量的权重) The := operator assigns the specified weight to the item or, if the item is a range, to every value in the range. The :/ operator assigns the specified weight to the item or...
[systemverilog]reg、wire、var和logic傻傻分不清
weixin_42905573的博客
05-18 6219
Verilog reg和Verilog wire之间的区别经常使刚开始使用该语言的许多程序员感到困惑。作为一个初学者，我被告知遵循这些准则，这些准则通常可以正常工作：使用Verilog的...
sv语言中的过程语句和子程序_能玩实体编程的机器人，让小朋友在游戏中强化逻辑、学会编程思维...
weixin_39811166的博客
11-25 148
陪你边玩边学，每天涨点新知识最近这两年，大家对于编程的学习都非常踊跃，但其实学编程并不是说从一开始就去学习编程语言，尤其是对小朋友们来说，首先要学好的是编程思维，包括策划构思能力、逻辑分析能力、模式识别能力、问题分解能力、测试纠错能力，而这款Tangiplay编程玩具机器人，可以帮助4~12岁的小朋友们，通过丰富的编程解谜游戏，在不知不觉中学习到基础编程知识、提升逻辑思维能力，而且游戏内容生动有趣...
sv编程语言_Java：sv和sv_SE语言环境有什么区别？
weixin_39954674的博客
12-23 234
I tried to parse a string (-0,3) to a double in java using Swedish locale using this code:String DoubleString = "-0,3"NumberFormat swedishNumberFormat = NumberFormat.getInstance(new Locale("sv"));Syst...
SV的面向对象编程1（OOP）
Arist.
07-28 838
0.OOP概述 OOP即object-oriented programming，能够使用户创建复杂的数据类型，并且将它们跟使用这些数据类型的程序紧密结合。在更抽象的层次建立测试平台和系统级模型，通过调用函数来执行动作（而不是改变信号的电平）。如此一来，测试平台跟设计细节分开，更加易于维护和复用。 1.OOP术语 类（class）：包含变量和子程序的基本构建块。 对象（object）：类的一个实例。 句柄（handle）：指向对象的指针。一个OOP句柄好像一个对象的地址，但是保存在一个只能指向单一数据类型的
SV 语法学习笔记
weixin_43677033的博客
09-04 1899
sv语法学习笔记
用sv语言写一个axi-full slave bfm模块
04-07
以下是一个简单的AXI-Full Slave BFM模块的SV代码： ``` module axi_full_slave_bfm ( input logic aclk, input logic aresetn, // AXI4 signals input logic [31:0] araddr, input logic [7:0] arlen, input logic [2:0] arsize, input logic arvalid, output logic arready, input logic [31:0] rdata, input logic [1:0] rresp, input logic rvalid, output logic rready, // Memory interface signals input logic [31:0] mem_addr, input logic [31:0] mem_write_data, input logic [31:0] mem_read_data, input logic mem_write_en, input logic mem_read_en ); // AXI4 slave state machine enum logic [2:0] axi_state; parameter IDLE = 3'h0, ADDR = 3'h1, DATA = 3'h2, RESP = 3'h3; // AXI4 slave registers logic [31:0] addr_reg; logic [31:0] data_reg; logic [1:0] resp_reg; // Initialize the AXI4 slave state machine initial begin axi_state <= IDLE; end always_ff @(posedge aclk) begin if (!aresetn) begin // Reset the AXI4 slave state machine axi_state <= IDLE; addr_reg <= '0; data_reg <= '0; resp_reg <= '0; arready <= '0; rready <= '0; end else begin case (axi_state) IDLE: begin // Wait for a valid AXI4 read request if (arvalid) begin // Save the read address and move to ADDR state addr_reg <= araddr; axi_state <= ADDR; arready <= '1; end else begin arready <= '0; end end ADDR: begin // Wait for the address phase to complete if (mem_read_en) begin // Start the data phase and move to DATA state data_reg <= mem_read_data; axi_state <= DATA; end end DATA: begin // Wait for the data phase to complete if (rready && rvalid) begin // Save the read data and move to RESP state resp_reg <= rresp; axi_state <= RESP; end else begin rready <= '1; end end RESP: begin // Wait for the response phase to complete if (rready && rvalid) begin // Send the read response and move to IDLE state rresp <= resp_reg; rdata <= data_reg; axi_state <= IDLE; end else begin rready <= '1; end end endcase end end // Memory interface always_comb begin // Write data to memory if (mem_write_en) begin $mem_write(mem_addr, mem_write_data); end // Read data from memory if (mem_read_en) begin mem_read_data <= $mem_read(mem_addr); end end endmodule ``` 该模块包含一个AXI4从设备状态机和一个简单的内存接口。当从设备接收到读请求时，它将等待地址阶段完成，然后开始数据阶段，并将读取的数据保存在数据寄存器中。一旦数据阶段完成，从设备将等待响应阶段完成，并将读取的数据和响应发送回主设备。内存接口支持读写操作，并使用了$mem_read和$mem_write系统任务。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值