计算机硬件期末考试,苏州大学《计算机硬件技术》期末考试

丢失。

11．分层存储体系的结构与特点。P210 1)一级缓存

一级缓存都内置在CPU内部与CPU同速运行，可以有效地提高CPU的运行效率。一级缓存越大，CPU的运行效率越高，但受到CPU内部结构的限制，一级缓存的容量都很小。 2)二级缓存

二级缓存是处理器内部的一些缓冲存储器。他分内部和外部两种芯片。内部的二级缓存运行速度与主频相同，而外部的二级缓存只有主频的一半。二级缓存是CPU性能表现的关键之一。在CPU核心不变的情况下，增加二级缓存容量，能使性能大幅度提高。二级缓存工作主频比较灵活，可与CPU同频也可不同。

12．存储器与CPU连接及地址空间分析。P189

13．串行异步通信数据传输格式。p280 1)起始位，它一定是逻辑0电平。 2)数据位(5~8位)。它紧跟在起始位后，是要被传送的数据。传送时线传送低位，后传送高位。

3)奇偶校验位。占一位，奇校验或偶校验。

4)停止位。可以是1位、1.5位或2位，它一定是逻辑1电平。

14．SCSI、SATA、IEEE1394接口特点。

1)SCSI应用范围广、多任务、带宽大、CPU占用率低、是向前兼容的。

2)SATA采用串行方式传输数据，使用嵌入式时种信号，具备了更强的纠错能力，能对传输指令进行检查，还具有结构简单。支持热插拔的特点。

3)IEEE1394是一种高效的串行接口标准，功能强大而且性能稳定，而且支持热拔插和即插即用，通用性强、传输速率高、实时性好、为连接设备提供电源、易于安装、连接方便。

名词解释

ISA ( industry standard architecture ) 工业标准架构

PCI (peripheral component interconnect)外设部件互联标准 USB (universal serial bus)通用串行总线

SCSI (small computer system interface)小型计算机系统接口

SATA (serial advanced technology attachment)串行先进技术附加装置 IDE (integrated drive electronics)电子集成驱动器

一、 填空题

1． 8086通过数据总线对 存储器或I/0端口 进行一次访问所需的时间为一个总线周期，一个总线周期至少包括 4 个时钟周期。

2． 8088的ALE引脚的作用是 对地址进行锁存 ；在8088读存储器周期中，

采样Ready线的目的是 CPU用这条线检测外设是准备好，以便插入TW等待周

期。 。

3． 当存储器的读出时间大于CPU所要求的时间，为保证CPU与存储器的周期配合，就需

要用 READY 信号，使CPU插入一个 TW 状态。 一个微机系统所具有的物理地址空间是由 地址总线数量 决定的，8086系统的物理地址空间为 1048576(1M)、00000H~FFFFFH 字节。 4． 最小模式系统除CPU、存储器、I/O接口和总线外，至少还应配置 8284 、

8282 、

8286 三种芯片部件。

5． 8086∕8088 CPU工作在最大模式时，总线控制器产生控制信号的依据是 S0 ,S1 , S2 。

6． 在8086系统中，最小模式下CPU通过 HOLD 引脚接收DMA控制器的总线

请求，而从 HLDA 引脚上向DMA控制器发总线请求允许。

7． 在8086系统中，最大模式下CPU与其他总线主模块通过 8288控制 信号来交换总线控制权。

8． CPU 在指令的最后一个时钟周期检测INTR引脚，若测得INTR为 1 且IF为

1 ，则CPU在结束当前指令后响应中断请求。

9． 从CPU的NMI引脚产生的中断叫做 非屏蔽中断 ，他的响应不

受 的影响。 10．

CPU响应可屏蔽中断的条件是 IF=1 、 当前指令访问结束 、 有中断请求 。

11．

8086的中断响应周期要占用 2个 总线周期，在响应周期，CPU通过内部硬

件自动完成三件事 关中断 、 保护断点 、 保

护标志寄存器 。

12．

设有一个具有15位地址和8位字长的存储器，该存储器可存储 32K 个字节的信息； 若用2Kⅹ4位的SRAM组成该存储器，需 32 片SRAM芯片；若用8Kⅹ8位的SRAM组成该存储器，需要 2 根地址线产生芯片选择。

13．

在多级存储系统的层次结构中。共分为 高速缓存 、 内存 、 外存 三级存储，越靠近CPU的存储器速度 快 。

14．

设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地

址是连续的，则可用的最高地址是 BFFFFH 。 15．

类型码为 16 的中断所对应的中断向量存放在0000H：0058H开始的4个

连续单元中，若这4个单元的内容分别为 IP=80 CS=70 DS=60

SS=50 ，则相应的中断服务程序入口地址为5060H：

7080H。

二、单项选择题

1. 8086 CPU内标志寄存器中的控制标志位占 ( A )

A.9位 B.6位 C.3位 D.16位

2. 8088 CPU用来区分是访问内存还是访问I/O端口的控制信号是 ( D ) A.MRDC(非) B.RD(非) C.M(非)/IO D.M/IO(非)

3. 8086在最大模式下，在读取外部I/O口时，总线的如下信号将有效 B

A. MEMW(非) B. IOR(非) C. IOW(非) D. MEMR(非)

4. 8086/8088 CPU内部有一个始终指示下条指令偏移地址的部件是 ( C ) A.SP B.CS C.IP D.BP

5. 若8086 CPU主频为8MHz，则其基本总线周期为 ( B ) A.200ns B.500ns C.125ns D.250ns

6. 8086工作在最小方式，意味着：

A． 一个8086CPU就可以独立构成一个计算机系统

B． 8086CPU和最少的外围器件构成一个计算机系统 C． 8086CPU和最多的外围器件构成一个计算机系统 D． 不需要时钟发生器

7. CPU与I∕O设备间传送的信号有 ( D ) A.数据信息 B.控制信息 C.状态信息 D.以上三种都是

8. CPU 与外设间数据传送的控制方式有 ( D ) A.中断方式 B.DMA方式 C.程序控制方式 D.以上三种都是

9. 采用高速缓存(Cache)的目的是 ( B )

A.提高主存速度 B.提高CPU运行速度 C.提高总线速度 D.扩大主存容量

10. EPROM是指 ( B )

A.随机读写存储器 B.可编程只读存储器

C.只读存储器 D.可擦除可编程只读存储器

11. 连续启动两次独立的存储器操作之间的最小间隔叫( D ) A.存取时间 B.读周期 C.写周期

D.存取周期

12. 连接到64000h~6FFFFh地址范围上的存储器是用8k×8 RAM芯片构成的，该芯片要

______片。( B ) A.8片 B.6片 C.10片

D.12片

13. 对存储器访问时，地址线有效和数据线有效的时间关系应该是( C ) A.数据线较先有效 B.二者同时有效 C.地址线较先有效 D. 同时高电平

14. CPU响应中断请求和响应DMA请求的本质区别是 (B ) A.中断响应靠软件实现

B.响应中断时CPU仍然控制总线，而响应DMA请求时，CPU要让出总线 C.速度慢 D.控制简单