利用全加器构成3位并行加法器
课 程 设 计 说 明 书
题目名称 利用全加器构成3位并行加法器
院(系) 计算机科学技术学院
专业(班级)
学生姓名
指导教师
起止日期 2011.12.31-2012.1.6
目录
1、设计题目2
2、设计目的2
3、设计任务2
4、设计过程2
4.1 设计基础3
4.2 设计原理5
4.3 模拟与仿真8
5、设计心得8
1、设计题目
利用全加器构成3位并行加法器
2、设计目的
对已学过的组成原理知识知识进行综合运用,能按要求设计出具有一定功能的逻辑电路,掌握计算机系统组成及内部工作机制、理解计算机各功能部件工作原理的基础上,深入掌握数据信息流和控制信息流的流动过程,进一步加深计算机系统各模块间相互关系的认识和整机的概念,培养开发和调试计算机的技能。在设计实验中提供应用所学专业知识分析问题和解决问题的能力。
3、设计任务
1、利用已知一位二进制全加器的逻辑结构,设计出具有并行功能的3位二进制加法器。
2、利用Quartus II完成电路图的绘制,选择合适的逻辑电路和芯片。
3、对所设计的电路分析其性能优劣,并与所熟悉的其他电路做比较,总结各自优缺点。
4、利用软件进行仿真。
5、完成设计实验报告.
4、设计过程
4.1 设计基础
加法器是计算机的基本运算部件之一。
(1)将An Bn以及进位输入Cn-1相加称为全价,其功能表如下图:
AnBnCn-1FnCn000