时序约束优先级_Quartus Ⅱ时序约束的设置

时序约束包括全局(global)约束和个别(individual)约束，通过【Assignments】|【Timing Settings】菜单命令可以设置全局约束;通过【Assignments】|【Wizards】|【Timing Wizard】菜单命令和【Assignments】|【Assignment Editor】选项在图形界面可以设置个别约束。另外，Quartus Ⅱ工程中所有与约束相关的设置都放置在工程设置文件(*.qsf文件)中，因此还可以直接修改工程设置文件(*.qsf文件)，完成时序约束。

用文本编辑器直接对*.qsf文件进行编辑的时候，必须首先将设计工程关闭。

时序约束设置的一般性思路是“先全局，后个别”，即首先指定工程范围内通用的全局性时序约束属性，然后对特殊的结点、路径指定个别性的时序约束。如果个别性的时序约束与全局性的时序约束冲突，则个别性的时序约束属性优先级更高。

在Quartus Ⅱ中，对结点或模块的个别(individual)时序约束均是通过约束编辑器(Assignment Editor)来设定的。下面将介绍这个工具对设计进行个别约束。

Altera将时钟从概念上分为两类：独立时钟(absolute clock)和衍生时钟(derived clock)。

独立时钟是指独立存在的时钟，有两个参数：时钟频率(fmax)和占空比(duty cycle)。执行【Assignments】|【Timing Settings】命令，弹出如图6-17所示的【Setting】页面对话框。

图6-17Classic Timing Analyzer Settings页面

在【Timing Analysis Settings】|【Classic Timing Analyzer Sett