PCI-E配置MSI中断流程解析

   在传统的pci中断体系中，每一个pci总线上的设备被分配一个特定的中断号，然后当设备需要中断cpu时，设备直接发出int信号，然后在cpu的inta引脚拉低的时候将自己的中断号放在数据总线上，一切都要设备自己负责，这一切的缘由一部分就是因为pci的并行性，实现事务很复杂，而pcie是串行的，很容易定义协议包，因此很容易就实现了由root complex代理中断的功能，因此设备也就可以动态的分配独占的中断号了，因为中断号的分配完全是软件解决的，而不再像传统pci那样是硬件解决的了，软件的最大特点就是其灵活性，因此pcie更适合大量设备的环境，中断处理程序再也不需要大量遍历共享中断号的设备来确定中断源了。

在调试PCI-E的MSI中断前，需要先保证将传统中断调通，然后再调试这个。MSI中断究其本质，就是一个存储器读写事件。将MSI Address设置为内存中的某个地址(可以为64位)，产生MSI中断时，中断源会在MSI Address所在的地址写入MSI Data。也就是说，如果有四条MSI中断线，就会依次写入Data、Data+1、Data+2、Data+3在内存中，依次来区分中断源设备。

设备端的定义
    设备在自己的配置空间定义了自己的Capabilities list. 如果该设备支持MSI中断，在此capabilities list其中必定有一个节点的Capabilities ID=0x5D（0x5D 表明是MSI中断节点，其位置由设备自定义）

主控制器
1> 主控制器的工作是扫描到该设备后顺藤摸瓜,沿着Capabilities List找到MSI中断节点.

2> 主控制器给设备上的Address Register和data register俩寄存器赋值（以MPC8548E为例，该值是中断控制器的MSI中断寄存器定义决定）;
设备
    MSI中断, 本质上是一个内存写事务，该事务的payload部分都由MSI Capabilities 寄存器的值组成。

The key points here are:
1> Device prepare the capabilities list and the MSI node
2> Controller assign a value to the address register, which is inside the MSI capability node, and the value assigned is the kernel virtual address of the MSI interrupt description register inside the interrupt controller.
3> As well, the value assigned to the data register is defined by the MSI registers inside the interrupt controller.

    Capabilites list 指针位于config space的 0x34 偏移量处，它是所有capabilities 节点的根节点。