(筆記) Continuous Assignment的幾個特色 (SOC) (Verilog)

Abstract
continuous assignment用來描述組合邏輯,有幾個思維和C語言不太一樣。

Introduction
1.當等號右邊的任何輸入發生改變時,continuous assignment敘述會再重新計算過。
2.等號兩邊之位元長度不必相同,不足會補0,過長會忽略。
3.不會合成出latch。

Reference
陸自強 2007,數位系統實習  Quartus II,儒林圖書公司

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值