pll制作分频器_PLL中CML分频器设计求助

博主在设计20GHz除2分频器时遇到问题,初期电路表现为正反馈,但在2ns后恢复正常分频功能。讨论中提到可能是初始值设置或电路稳定时间的问题,且电路电流消耗较大。论坛成员提供了可能的解决方案和工艺相关建议,包括考虑初始电平设定和电路的功耗问题。
摘要由CSDN通过智能技术生成

小弟最近在设计一个工作在20GHz的除2分频器,用的是最传统的两个CML latch级联的形式,管子的尺寸都很大,电流也在5~10mA左右,可以实现分频的功能。但小弟有一点不明,从瞬态仿真波形上看,一开始(大概前2ns)差分对管并不是差分工作,对管栅极波形基本一致,使得整个电路在正反馈状态,输出为0,不能分频;但2ns以后就开始能够正常工作了,sensing和latch交替导通,输出二分频的波形。小弟不知为何会有这种从正反馈到负反馈的突然变化。小弟粗略学习了sensitivity的知识,但仿真的现象与输入摆幅关联不大,哪怕输入1uV的摆幅,电路也会经过几纳秒后正常工作,看似与sensitivity无关。求问大家,为何一开始所有的波形都跟着时钟振荡,一会儿以后又都能够正常工作了呢?

小弟在此谢过大家。

上图!

20GHz?什么工艺?

65nm以下不难实现!

0.11um,90nm就有点麻烦

应该是初始值设置的问题吧,你先把几个节点的正确初始电平设置了。我感觉应该是一开始没有建立起正确的共模

用的是0.13um工艺。频率是能够实现的。谢谢!

谢谢!应该是这个问题,已经问了老师,老师说是正常现象,电路需要一段时间稳定。

那你消耗的电流有点大!还有后仿的波形会有一点失真

是的,消耗的电流很大!CML latch的电流可以达到1mA~15mA!简直了,不过这是我学习的项目,老师说作为学生入门还是可以接受的,^_^

不客

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值