计算机硬件工作原理知识点总和,第三章计算机硬件工作原理知识点（11页）-原创力文档...

第三章－计算机硬件工作原理知识点

———————————————————————————————— 作者：

———————————————————————————————— 日期:

第三章 计算机硬件工作原理知识点

1.cpｕ的组成:P49

运算器和控制器(寄存器组、cａchｅ)

2.ｃｐu的功能:P４8

操作控制、指令控制、时间控制、数据加工

3．指令系统是:P52

是一台计算机所能执行的全部指令的集合

4.时序控制方式有几种，简述之：Ｐ62

同步控制方式：各项操作与统一的时序信号同步。基本特征:将操作时间划分为许多时钟周期，周期长度固定,每个时钟周期完成一步操作。

异步控制方式：是指各项操作按其需要选择不同的时间，不受统一的时钟周期的约束，各操作之间的衔接与各位件之间的信息交换采取应答方式。基本特征：在异步控制所涉及的范围内,没有统一的时钟周期划分和同步定时脉冲,但存在着申请、响应、询问、回答一类的应答关系。

联合控制方式:同步控制和异步控制相结合的方式。在功能部件内部采用同步方式或以同步方式为主的控制方式,在功能部件之间采用异步方式。

5.指令周期是:P6１

是指从取指令、分析取数到执行完该指令所需的全部时间。

6.微程序控制是:P６４

第一是将控制器所需要的微命令以代码形式编成　HＹPEＲLINK "" \t　＂_blａｎk＂ 微指令，存入一个用ＲOＭ构成的控制存储器中。当机器运行时，一条又一条地读出这些微指令,从而产生全机所需要的各种操作控制信号,使相应部件执行所规定的操作　。这一思想的关键是将存储逻辑引入了CPU。第二是将各种机器指令的操作分解成若干微操作序列。每条微指令包含的微命令控制实现一步操作。这一思想将程序技术引入ＣＰU的构成级。

7.简述存储器的几种分类：P６7

按存储器在计算机系统中的作用分类: 高速缓冲存储器、主存储器、辅助存储器

按存取方式分类:随机存取存储器、只读存储器、顺序存取存储器、直接存取存储器

按存储介质分类:磁芯存储器、半导体存储器、磁表面存储器、光存储器

按信息的可保存性分类：易失性和非易失性

8．存储器的三层存储体系是指：P69

Cache、主存、辅存

9.主存的主要性能指标有:Ｐ69

容量、存取速度、主存带宽、存储器的可靠性

补充：什么是基本记忆单元?P70

计算机中通常把寻址单位叫存储单元。一个存储单元可以存放一个数据字或者一个字节。一个存储单元由若干个基本的记忆单元(存储元)组成，一个记忆单元(存储元)存放一位二进制数。

10.简述主存分为哪两类，这两类又分别如何分类:P72

ＲＡＭ(随机存储器)、ROＭ(只读存储器)

RＡM分为ＳRAＭ(静态随机存储器)、DRAＭ(动态MOＳ随机存储器)

ＲOM分为掩模型ROＭ、可编程只读存储器(ＰRＯＭ)、可改写可编程只读存储器(EＰROM)、电擦除可编程只读存储器(Ｅ2PＲOM)

11.ＳRAM和DＲＡM分别靠什么来存贮信息:

SＲAＭ利用双稳态触发器来存储信息

DＲＡM利用ＭＯS管栅极电容来存储信息

它们的区别：

静态存储器(ＳRAM)：读写速度快，生产成本高,多用于容量较小的高速缓冲存储器。

动态存储器(DRAＭ)：读写速度较慢,集成度高，生产成本低,多用于容量较大的主存储器。

静态和动态存储器芯片特性比较

SRAM　 　　 　 　DRAM

存储信息 　 触发器 　 　电容

破坏性读出 　　 　非 　 　 是

需要刷新　 　 不要　 　　 　 需要

运行速度 　 快 慢

存储成本 　 高 　 　　低

动态存储器的定期刷新：在不进行读写操作时,DRＡＭ 存储器的各单元处于断电状态，由于漏电的存在，保存在电容CS　上的电荷会慢慢地漏掉,为此必须定时予以补充,称为刷新操作

12.如果用４K*4bit的芯片组成1６K*8biｔ的存储器，简述如何组织芯片：P7３

要使用16K＊8bit　／4K*４bit＝８片芯片

采用字位扩展方式，

13.上题中的存储器，需要多少根地址线，多少根数据线，地址寄存器有多少位，数据寄存器有多少位?

地址线为14根,数据线为８根。地址寄存器是１4位,数据寄存器有８位。

１4.高速缓冲存储器是：P81

在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量的一级存储器。由静态存储芯片(SＲAＭ)组成，

15：高速缓冲存储器的功能:P８1

用来存放那些近期需要运行的指令和数据，目的是为了提高CPＵ对存储器的访问速度。

１6：简述高速缓冲存储器的工作原理(可图解辅助)：

Cacｈｅ的工作原理是基于程序访问的局部性(通俗说就是把经常用到的数据放在一个高速的ｃache里面)

根据程序的局部性原