本文讨论了在通信IC设计中，如何确定ADC的位宽和采样率，特别是在数字解调模块中。通过分析ADC的过采样原理，提出过采样能够提高信噪比，降低解调门限。针对具体例子，讨论了不同采样率（27MHz和54MHz）下，8位ADC对32dB输入信号的信噪比影响。同时，指出过采样不仅能提高量化信噪比，还能降低抗混叠滤波器设计难度，但要理解其作用并不仅仅局限于提升信噪比，还需要考虑非线性量化噪声和相干接收机的信号处理增益。此外，讨论了ADC的非线性量化噪声及其处理方法，如西格玛-德它调制和Dither技术，并强调了ADC选择应考虑调制信号动态范围。最后，提出ADC的带内SNR计算和前端增益对解调门限的影响，指出在实际系统设计中，ADC的噪声贡献往往很小。
我想问的是数字解调模块中ADC的位宽和采样率的确定的问题，在通信IC设计一书中作者含糊的带过，没讲出啥本质，特此发帖和各位版友讨论下。
1.书上的AD量化都是分析不带噪的干净信号。理论上，一个ADC的SNR(信号与噪声的比值)等于(6.02N＋1.76)dB。如果是过采样比是k,泽进一步延伸为SNR=(6.02N＋1.76)+10*log10(k)
2.比如一个QAM256的接收机解调门限为32dB.根据上面的ADC过采样可以提高信噪比的原理 。我希望 能在现在AD的采样率 增加一倍的基础上，能让解调门限有所降低 。
3.假设现在一个带有噪声的输入信号是32dB,调制端的符号率是6.9M。接收端经过AFE处理后，输出是IF为36MHZ的信号，带宽认为是8Mhz.现在8位adc，以27Mhz采样，请问AD采样后的输出信号，信噪比变为多少？
4.如果54Mhz采样，请问AD采样后的输出信号，信噪比变为多少？
看书不能看公式，解决问题更不能套用公式。公式用来描述科学原理没有错，但不理解原理是不可能会用公式的。
过取样到底解决个什么问题，是你首先需要搞清楚的。
你觉得过取样到底解决什么问题？
我的理解1:提高量化后的信噪比
2：降低采样前抗混叠滤波器的设计难度。
一般不会让ADC限制解调性能的，所以解调门限一般跟ADC没啥关系
是基带解调算法决定了的
另外，ADC的SNR一般也不是由量化噪声决定，都会让量化噪声可忽略
所以你这个问题问的比较
最低0.47元/天 解锁文章
扫一扫
916
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
