![](https://img-blog.csdnimg.cn/20190908150423798.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA实践教程
文章平均质量分 93
祥瑞Coding
机器学习,计算机视觉
展开
-
FPGA实践教程(五)PS用MIG调用DDR
本文档系列是我在实践将神经网络实现到Xilinx 的zynq的FPGA上遇到的问题和解决方法。背景:FPGA的片上BRAM空间较少,难以实现大量的存储。DDR的内存空间较多,若作为global memory将能实现很多问题。目的:PS(片上ARM)通过MIG调用DDR参阅的文档:DS176:Zynq-7000 AP SoC and 7 Series FPGAs Memory Inter...原创 2018-07-11 16:17:16 · 11705 阅读 · 20 评论 -
FPGA实践教程(一)用HLS将c程序生成IPcore
本文档系列是我在实践将神经网络实现到Xilinx 的zynq的FPGA上遇到的问题和解决方法。目标:本文档重点探讨vivado HLS软件的使用,描述如何将相应的c程序用HLS转换为硬件可以实现的IPcore。完成本过程可以参阅的文档有:UG902:Vivado Design Suite User Guide: High-Level Synthesis该文档主要涉及vivado H...原创 2018-06-07 17:34:21 · 12924 阅读 · 22 评论 -
FPGA实践教程(二)连接片上ARM
本文档系列是我在实践将神经网络实现到Xilinx 的zynq-7z035的FPGA上遇到的问题和解决方法。本文档重点探讨如何与片上ARM进行连接通讯和控制。背景:FPGA板子上有相应的片上ARM,可以用相应的线连接与ARM进行通信并控制ARM运行。目录一、串口连接至ARM二、通信设置一、串口连接至ARM相应的转接头为USB转UART附:三种不同连接头的区别片...原创 2018-06-14 14:22:37 · 4549 阅读 · 1 评论 -
FPGA实践教程(三)系统搭建与烧录
本文档系列是我在实践将神经网络实现到Xilinx 的zynq的FPGA上遇到的问题和解决方法。背景:我们用vivado HLS对相关软件生成了相应的IP core,现在我们需要将IPcore集成为系统模式,集成为系统才能烧录到FPGA上。目的:用vivado软件搭建相应的系统,生成比特流并烧录入FPGA可以参考文档UG871中Chapter9.10.11中的部分。参考与相关内容:...原创 2018-06-28 14:36:13 · 7583 阅读 · 5 评论 -
FPGA实践教程(四)片上ARM运行程序
本文档系列是我在实践将神经网络实现到Xilinx 的zynq的FPGA上遇到的问题和解决方法。背景:我们用vivado HLS对相关软件生成了相应的IP core,并且对相应的IP core进行系统集成,验证并生成了比特流,并且将其烧录到板子上。目的:FPGA的运行需要片上ARM的控制,所以需要针对片上ARM编写的源码并且需要片上ARM执行源码。本部分介绍如何用服务器编译源码以及如何用FP...原创 2018-06-20 11:02:51 · 4246 阅读 · 2 评论 -
FPGA实践教程(八)PS与PL共享DDR
背景:很多时候需要PS与PL共享DDR作为global memory,例如卷积之中,PS将weight in与feature写入DDR,然后PL调用DDR进行运算,再将结果写入DDR进行下一次迭代。目的:1. PS与PL共享DDR,读和写。并且像卷积一样需要三个指针。2. IPcore设置变量,能通过PS能查看到IPcore运行位置。3. 运用BRAM实现一定的数据搬运。目录一、I...原创 2018-12-24 15:08:03 · 9625 阅读 · 13 评论 -
FPGA实践教程(七)运用IPcore调用DDR
目的:直接运用IPcore调用DDR参考资料:1. Using the DDR memory independently of the Processor:http://zedboard.org/content/using-ddr-memory-independently-processor2. UG873 Chaptet 6中,AXI CDMA core有可能调用DDR3,但实际...原创 2018-12-10 17:26:01 · 3032 阅读 · 3 评论 -
MIZ7035上的AXI接口的MIG测试
目的:运用axi协议从MIG接口调用DDRAXI接口的MIG测试【MIZ7035】目录新建Vivado工程AXI接口的MIG IPPSDDR配置Block DesignSDK 新建Vivado工程 新建工程,点击Next选型xc7z035ffg676-2点击Next,Finish新建BD,点击OK AXI接口的MIG IP...原创 2019-01-22 14:33:28 · 2620 阅读 · 1 评论 -
FPGA实践教程(六)AXI-Lite实现PS与PL通信
背景:PS与PL的通信方式有AXI4,AXI-Lite,AXI-Stream。之前实现的为AXI-Stream s(side channel),并且编译环境为linux编译环境。现在改为基础的AXI-Lite的通信方式,编译环境变为SDK环境。目的:实现AXI-Lite的通信。AXI-lite的实现过程中,设计流程中三点至关重要,一是编写什么样的c程序并如何用HLS综合,二是系统如何搭建,...原创 2018-07-27 10:19:24 · 7139 阅读 · 1 评论