![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
穿过键盘的我的手
不急亦不怠
展开
-
Verilog 二三事(1)
Verilog 二三事(1)这篇文章中的内容都是在浏览网站的时候摘录的,仅做学习使用,如侵权联系立删。1.对于复杂的数字运算要充分利用进行资源共享,如采用if模块等。2.时序逻辑要尽可能采用同步设计。3.对于复杂的设计,应该尽量采用已有的算法和模块来实现。4.对于长的组合链路应该在代码编写阶段注意描述成树状结构。5.注意使用增量设计。增量设计是指增量编译:根据作者的分割设计,对不同层奇...转载 2019-01-10 20:37:39 · 127 阅读 · 0 评论 -
什么时候会引入锁存器?
什么时候会引入锁存器? 最近在写verilog代码,距离上次写大的verilog 代码已经是一年之前了。再次写,生疏了很多。遇到一些问题,看了一些资料,在这里记录一下。 这里仅做学习总结用,如有侵权,联系立删。if…else语句或者case语句中所列条件不完整,综合时,会产生锁存器。example:always @ ( en ) beginif ( en ) dout = 1'b1...原创 2019-01-17 10:43:29 · 2084 阅读 · 0 评论 -
搞懂FPGA的几种供电电压
*文章转自 bangbang170*      我们在进行原理图设计时,会发现FPGA的供电电压有多种,以Cyclone IV E系列为例,下面分别来介绍这几种不同的供电电压。如上图所示,Cyclone IV E系列FPGA的几种供电电压分别为:(1) VCCINT:FPGA内核电压,1.0V/1.2V,一般接1.2V...转载 2019-02-23 19:18:34 · 7099 阅读 · 0 评论 -
Banks in FPGA
In Xilinx FPGAs, a bank is a group of I/O pins that share a common resource such as one power supply or one output current reference. It makes the FPGA...翻译 2019-02-20 09:35:22 · 155 阅读 · 0 评论