异步时钟Asynchronous,Physical Exclusive，Logic Exclusive和false path解析

Crosstalk会带来Delta delay，而这个会导致timing变差。而且我们之前介绍过crosstalk分析会涉及到Aggressor，Victimer和Timing Window的概念。

只有Aggressor Net和Victimer Net的Tming Window有overlap的情况，才会有所谓的crosstalk。

异步时钟的约束通常有以下几种方法。

1）asynchronous clock

异步时钟如果使用这个方式来约束，具体命令如下所示。异步时钟之间不会有任何Timing path检查，但是会做crosstalk分析。下图电路中U1和U2两个时序单元的时钟明显是异步时钟的关系，U1的时钟源头是CLKA，而U2的时钟来源是来自晶振的时钟输出CLK_OSC。