29.一个四级流水线电路要求如下:
- 设计这个分块电路的模块图,显示控制单元,数据通道单元,输入和输出信号以及在控制和数据通道单元之间的接口信号:
- 设计一个描述该电路操作的完全ASMD图;
- 设计并验证该电路的Verilog模型
(1)
(2)
(3)
代码描述:
module Controller(
input clk,
input rst_n,
input En,
input Ld,
output reg Clr_P3_P0,
output reg Ld_P3_P0,
output reg Ld_R0
);
localparam S_IDLE = 6'b000001,
S_3 = 6