FPGA学习资源

最新推荐文章于 2022-08-04 18:16:22 发布

FPGA RISC-V 学习

最新推荐文章于 2022-08-04 18:16:22 发布

阅读量411

点赞数

文章标签： fpga verilog

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_37993576/article/details/121155151

版权

www.ica123.com

网站中包含大量的FPGA 学习资源，目前主要是介绍verilog 语言的，其中也有大量的verilog视频教学资料

www.opencores.org

国外fpga 资源，主要是一些工程代码

FPGA RISC-V 学习

关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
FPGA学习资源

www.ica123.com网站中包含大量的FPGA学习资源，目前主要是介绍verilog语言的，其中也有大量的verilog视频教学资料www.opencores.org国外fpga资源，主要是一些工程代码
复制链接

扫一扫

FPGA RISC-V 学习 CSDN认证博客专家 CSDN认证企业博客

码龄7年

2: 原创

117万+: 周排名

121万+: 总排名

6万+: 访问

: 等级

143: 积分

64: 粉丝

77: 获赞

5: 评论

626: 收藏

私信

关注

热门文章

最新评论

Verilog 文件操作-$fdisplay，$fwrite，$fstrobe，$fmonitor
努力成为一个硅农中: 请问，new data1打印为什么是ffffble0，而不是1呢？
verilog 仿真工程应用-生成coe/mif 文件
gumx: 非常好用文件路径建议改成绝对路径 windows下一直找不到生成的文件，可能是相对路径不支持，还有就是input_data[i] = i;初始化的时候要指定input_data的索引
Verilog 文件操作-$fdisplay，$fwrite，$fstrobe，$fmonitor
FPGA RISC-V 学习: [code=plain] `timescale 1ns / 1ps module sim_file( ); wire [3:0] y; reg [2:0] a = 1, b = 2; assign y = a + b; localparam FILE_NAME = "../../../led_sim.hex"; integer file_handle = 0; initial begin file_handle = $fopen(FILE_NAME,"wb+"); if(!file_handle) begin $display("Could not open File \r"); $stop; end $fmonitor (file_handle, "time = %h", $time); $fmonitor (file_handle, "constant = %h", 16'h5678); $fmonitor (file_handle, "y = a + b = %h", y); a = 5; #10; a = 3; #10; a = 4; $fclose (file_handle); end endmodule [/code] 就可以看到结果为： time = 0000000000000000 constant = 5678 y = a + b = 7 y = a + b = 5
Verilog 文件操作-$fdisplay，$fwrite，$fstrobe，$fmonitor
加油程序媛: 请问$fmonitor既然是监控到数据变化就会自动执行，那为什么#10时，时间推进了却没重复打印时间信息呢？

最新文章

目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。