Makefile文件的编写

wangqw520

于 2022-04-29 10:48:52 发布

阅读量3k

点赞数 1

本文链接：https://blog.csdn.net/weixin_38055514/article/details/124490788

版权

makefile的作用：人们通常利用 make 工具来自动完成编译工作。这些工作包括：如果仅修改了某几个源文件，则只重新编译这几个源文件；如果某个头文件被修改了，则重新编译所有包含该头文件的源文件。利用这种自动编译可大大简化开发工作，避免不必要的重新编译。

makefile编写规则：

make:main.o mylist.o
    gcc -o main.o mylist.o

main.o:main.c
    gcc -o main.o -c main.c

mylist.o:mylist.o
    gcc -o mylist.o -c mylist.c

我们首先要遵循一个规则就是makefile 的书写规则：

COMMAND

<TARGET>:<DEPENDENCE>
    <COMMAND>

TARGET：代表我们生产的目标文件

DEPENDENCIES：是用来产生目标的输入文件，一个目标通常依赖于多个文件。

COMMAND：命令行

如上图：我们要最终生成main可执行文件，需要的输入文件就是main.o和mylist.o

编译命令就是gcc -o main main.o mylist.o

在这里大家要注意：我上面这些代码写第一行，是因为makefile的另外一个规则就是最终目标必须写在第一行，因为我们最终生成的文件是main可执行文件。

最后就是执行指令了，执行指令直接使用make。

若不需要DEPENDENCIES，也可不加

此为vcs的一个compile命令。

关注